微电子概论系统设计

1、微微 电电 子子 概概 论论西安电子科技大学西安电子科技大学董刚董刚()章节结构章节结构 概述概述 双极数字电路单元电路设计双极数字电路单元电路设计 CMOS数字电路单元单元设计数字电路单元单元设计 半导体存储器电路半导体存储器电路 专用集成电路（专用集成电路（ASIC）设计方法）设计方法 SOC设计方法设计方法2概述概述 微电子系统设计的目的：系统设计的高层数微电子系统设计的目的：系统设计的高层数据据 版图版图 微电子系统设计流程：算法实现微电子系统设计流程：算法实现(高级语言高级语言) 系统仿真系统仿真 逻辑综合逻辑综合 物理版图设计物理版图设计 版图网表提取版图网表提取 后仿真后仿真 生

2、产生产 微电子系统设计的基础：基本逻辑元，基本微电子系统设计的基础：基本逻辑元，基本电路单元电路单元35.1 双极数字电路单元电路设计双极数字电路单元电路设计 TTL电路（晶体管电路（晶体管-晶体管逻辑，输出大功晶体管逻辑，输出大功率，速度高）率，速度高） ECL电路（发射极耦合电路，高速应用）电路（发射极耦合电路，高速应用） I2L电路（集成注入电路，集成度高，速度电路（集成注入电路，集成度高，速度介于介于TTL与与CMOS之间）之间）45.1.1 TTL电路电路 六管TTL与非门电路5TTL电路电路 为了提高为了提高TTL电路的速度，使用肖特基（电路的速度，使用肖特基（Schottky T

3、TL）。）。 STTL降低了饱和深度，有效克服了多发射极管的反向漏电降低了饱和深度，有效克服了多发射极管的反向漏电电流，减小了寄生电流，减小了寄生PNP管效应。管效应。6TTL电路电路 各种形式的各种形式的TTL电路的比较电路的比较7ECL或或/或非门电路图或非门电路图8TTL电路仍未完全摆脱电路仍未完全摆脱“饱和饱和”状态状态TTL的集成度不高，功耗有待降低的集成度不高，功耗有待降低出现了出现了ECL电路和电路和I2L电路电路ECL电路的功电路的功耗较大，抗干耗较大，抗干扰能力差。主扰能力差。主要用于对速度要用于对速度要求特别高的要求特别高的地方。地方。I2L电路电路 I2L电路基本单元电路

4、电路基本单元电路9I2L电路电路I2L电路的工作过程是注入端的少数载流子在器件内部转移，从而电路的工作过程是注入端的少数载流子在器件内部转移，从而引起基本门在导通和截止状态之间转化。引起基本门在导通和截止状态之间转化。I2L电路的基本逻辑单元电路的基本逻辑单元是一个单端输入多集电极输出的反相器。它由一个横向是一个单端输入多集电极输出的反相器。它由一个横向PNP管和管和一个纵向结构反向运用的多集电极一个纵向结构反向运用的多集电极NPN构成。构成。I2L电路双极型集成电路中集成度最高的电路，功耗延迟积小，工电路双极型集成电路中集成度最高的电路，功耗延迟积小，工艺简单，成本低，可与模拟集成电路和数字

5、集成电路相兼容，能艺简单，成本低，可与模拟集成电路和数字集成电路相兼容，能制造出高性能、低成本的数字制造出高性能、低成本的数字/模拟相结合的超大规模集成电路模拟相结合的超大规模集成电路105.2 CMOS数字电路单元电路设计数字电路单元电路设计 静态静态CMOS电路电路 CMOS有比电路和动态电路有比电路和动态电路11CMOS数字电路单元电路设计数字电路单元电路设计 CMOS工艺最成熟、使用最广泛，它工艺简单，单元工艺最成熟、使用最广泛，它工艺简单，单元面积小，功耗低，能大规模集成。面积小，功耗低，能大规模集成。 CMOS集成电路的基本逻辑单元包括反相器和传输门集成电路的基本逻辑单元包括反相器

6、和传输门两种。两种。 优缺点：静态优缺点：静态CMOS逻辑电路的特点是抗干扰能力强，逻辑电路的特点是抗干扰能力强，设计自动化程度高。但是输入电容较大。设计自动化程度高。但是输入电容较大。 为了提高速度，其他一些有比逻辑电路、动态电路和为了提高速度，其他一些有比逻辑电路、动态电路和传输管电路也常被使用。传输管电路也常被使用。125.2.1 静态静态CMOS电路电路 CMOS静态电路静态电路135.2.1 静态静态CMOS电路电路 工作原理：静态工作原理：静态CMOS逻辑电路都由两部分组成，上拉网逻辑电路都由两部分组成，上拉网络和下拉网络。在任何输入模式下，其中必有一个网络处络和下拉网络。在任何输

7、入模式下，其中必有一个网络处于导通状态而另一个处于关断状态。于导通状态而另一个处于关断状态。 对于串联的网络，只有当其所有的晶体管全部导通时，它对于串联的网络，只有当其所有的晶体管全部导通时，它所在的网络才会导通，而对于并联的晶体管网络，只要其所在的网络才会导通，而对于并联的晶体管网络，只要其中一个晶体管导通，那么该网络就会导通。中一个晶体管导通，那么该网络就会导通。 设计方法：静态设计方法：静态CMOS逻辑真值表通过化简，以反相器、逻辑真值表通过化简，以反相器、与非门或者或非门的形式来实现与非门或者或非门的形式来实现14传输管与传输门传输管与传输门 锁存器锁存器 D触发器触发器15传输管与传

8、输门传输管与传输门 定义：定义：NMOS管和管和PMOS单独使用时，称为传输管。如果单独使用时，称为传输管。如果将将NMOS和和PMOS并联组合起来使用，形成传输门。并联组合起来使用，形成传输门。 作为传输管或者传输门，输入信号不是加在作为传输管或者传输门，输入信号不是加在MOS管的栅极，管的栅极，通过通过MOS管的关断和导通来传送信号。管的关断和导通来传送信号。 利用传输门电路，可以构建其他功能的电路结构，例如多利用传输门电路，可以构建其他功能的电路结构，例如多路选择器电路、锁存器和触发器电路。路选择器电路、锁存器和触发器电路。165.2.2 CMOS有比电路和动态电路有比电路和动态电路 有

9、比电路：为了使静态有比电路：为了使静态CMOS电路的电路的PMOS管上拉能力和管上拉能力和NMOS管下拉能力相等，管下拉能力相等，PMOS管尺寸较大，增加输入输管尺寸较大，增加输入输出电容。出电容。 CMOS有比电路采用了弱上拉有比电路采用了弱上拉PMOS管和强下拉管和强下拉NMOS管管 缺点：由于上拉网络和下拉网络的不对称，输出电平的高缺点：由于上拉网络和下拉网络的不对称，输出电平的高低取决于上拉网络和下拉网络之比，有比电路在任何输入低取决于上拉网络和下拉网络之比，有比电路在任何输入时都会消耗静态功耗。时都会消耗静态功耗。17CMOS有比电路和动态电路有比电路和动态电路 典型有比电路典型有比

10、电路18CMOS有比电路和动态电路有比电路和动态电路动态电路：为了克服有比电路中消耗静态功耗的问题，动态电动态电路：为了克服有比电路中消耗静态功耗的问题，动态电路使用一个由时钟控制的路使用一个由时钟控制的PMOS管取代了总是导通的管取代了总是导通的PMOS管，管，同时它也保持着有比电路输出端小电容的特点同时它也保持着有比电路输出端小电容的特点工作原理：工作过程分为预充和求值两个阶段。在预充阶段，工作原理：工作过程分为预充和求值两个阶段。在预充阶段，时钟时钟为为0，时钟控制的，时钟控制的PMOS管导通，将输出管导通，将输出Y初始化为高电初始化为高电平。在求值阶段，时钟平。在求值阶段，时钟为为1时

11、，时，PMOS管关闭，管关闭，NMOS导通，导通，此时，此时，NMOS管组成的下拉网络起作用，通过放电将输出端拉管组成的下拉网络起作用，通过放电将输出端拉至低电平。至低电平。动态电路是经常使用的电路中速度最快的，对于高性能电路，动态电路是经常使用的电路中速度最快的，对于高性能电路，特别是高性能微处理器，动态电路是一项常常选用的技术。特别是高性能微处理器，动态电路是一项常常选用的技术。19CMOS有比电路和动态电路有比电路和动态电路 动态电路的一般结构动态电路的一般结构205.3 半导体存储器电路半导体存储器电路 只读存储器：掩模只读存储器：掩模ROM PROM EPROM E2PROM FLA

12、SH MEMORY 随机存储器：随机存储器： 静态静态RAM 动态动态RAM21半导体存储器电路半导体存储器电路 半导体存储器电路特点：半导体存储器是衡量集成电路发半导体存储器电路特点：半导体存储器是衡量集成电路发展水平的标志之一。展水平的标志之一。 半导体存储器的发展趋势：快存取速度、大容量、小体积半导体存储器的发展趋势：快存取速度、大容量、小体积和低成本和低成本 半导体集成电路存储器分类：只读存储器（半导体集成电路存储器分类：只读存储器（Read Only Memory, ROM）和随机存取存储器（）和随机存取存储器（ Random Access Memory, RAM）225.3.1 只

13、读存储器只读存储器 只读存储器：只读存储器中的信息只能读出而不能在常态只读存储器：只读存储器中的信息只能读出而不能在常态下自由的更改。下自由的更改。ROM所存数据稳定，电源断电时，其内部所存数据稳定，电源断电时，其内部存储的信息不会丢失。它结构规则，读出方便，主要用于存储的信息不会丢失。它结构规则，读出方便，主要用于存储各种固定的程序和数据存储各种固定的程序和数据 分类：掩模分类：掩模ROM、PROM、EPROM、E2PROM、FLASH MEMORY23掩模掩模ROM 掩模掩模ROM采用接触孔的掩膜版进行编程，其存储内容由制采用接触孔的掩膜版进行编程，其存储内容由制造商写入，用户不能进行再编

14、程，一般适用于存储信息固造商写入，用户不能进行再编程，一般适用于存储信息固定不变的场合。定不变的场合。24PROM 定义：当定义：当ROM的产量很小时，价格可能很贵，使得制作连的产量很小时，价格可能很贵，使得制作连线掩模的专用电路费用很高，交货时间非常长。这时应该线掩模的专用电路费用很高，交货时间非常长。这时应该使用使用PROM。25 EPROM 定义：定义：PROM可以实现用户可编程，但是它的信息一旦写可以实现用户可编程，但是它的信息一旦写入就不能再修改了，而可擦除只读存储器入就不能再修改了，而可擦除只读存储器EPROM，用户，用户可以根据需要进行多次写入。可以根据需要进行多次写入。26FA

15、MOS结构结构E2PROM 定义：定义： E2PROM可以利用低能电子穿过氧化物的方法实可以利用低能电子穿过氧化物的方法实现编程和擦除，即电可擦除可编程。现编程和擦除，即电可擦除可编程。27FLOTOX E2PROM存储单元剖面图存储单元剖面图浮栅结构浮栅结构MOS存储单元工作原理存储单元工作原理28Flash Memory定义：定义：Flash Memory又称为闪存存储器，采用非挥发性存储技又称为闪存存储器，采用非挥发性存储技术，是一种长寿命的非易失性存储器，数据删除不是以每个字术，是一种长寿命的非易失性存储器，数据删除不是以每个字节为单位的而是以固定的区块为单位。节为单位的而是以固定的区

16、块为单位。它还具有大存储量、低价格、可在线改写和高速等特性它还具有大存储量、低价格、可在线改写和高速等特性结构原理：闪存存储器的存储管与结构原理：闪存存储器的存储管与EPROM的单元结构类似，只的单元结构类似，只是它采用的是一种是它采用的是一种ETOX（EPROM Tunnel Oxide）MOS管，该管，该管的控制栅和浮栅间的氧化层厚度为管的控制栅和浮栅间的氧化层厚度为25nm左右，浮栅与左右，浮栅与p-Si表表面间的超薄隧道氧化层的厚度仅为面间的超薄隧道氧化层的厚度仅为10nm左右且质量很高，沟道左右且质量很高，沟道长度短，能经过多次高压冲击。长度短，能经过多次高压冲击。295.3.2 随

17、机存取存储器随机存取存储器 特点：随机存取存储器特点：随机存取存储器(RAM)的特点是可以随时对它进行的特点是可以随时对它进行读和写，但当电源断开时，其存储的信息便会消失。读和写，但当电源断开时，其存储的信息便会消失。 结构分类：结构分类：RAM分为双极型和分为双极型和MOS型两种结构。双极型型两种结构。双极型RAM的特点是存取速度快，但集成度低、功耗大、成本高，的特点是存取速度快，但集成度低、功耗大、成本高，目前已基本不采用。目前已基本不采用。MOS型型RAM的特点是集成度高、功的特点是集成度高、功耗低、成本低。耗低、成本低。RAM又分为静态又分为静态RAM和动态和动态RAM两大类。两大类。

18、30静态静态RAM 6管管CMOS SRAM存储单元电路存储单元电路31动态动态RAM DRAM存储单元存储单元325.4 专用集成电路（专用集成电路（ASIC）设计方法）设计方法 全定制设计方法全定制设计方法 半定制设计方法半定制设计方法 可编程逻辑设计方法可编程逻辑设计方法335.4.1 全定制设计方法全定制设计方法 定义：针对设计任务，采用人机交互版图图形编辑系统，定义：针对设计任务，采用人机交互版图图形编辑系统，由版图设计人员设计版图中各个器件和互连线。由版图设计人员设计版图中各个器件和互连线。 优点：针对每个器件进行图形优化设计，可以得到最佳的优点：针对每个器件进行图形优化设计，可以

19、得到最佳的性能和最小的芯片尺寸。性能和最小的芯片尺寸。 缺点：设计效率低，平均每人每天绘制缺点：设计效率低，平均每人每天绘制10个左右器件图形。个左右器件图形。 应用范围：只适用于规模较小的电路，或者对常用的单元应用范围：只适用于规模较小的电路，或者对常用的单元电路采用此方法进行优化设计，再用标准单元或者积木块电路采用此方法进行优化设计，再用标准单元或者积木块方法完成版图设计。方法完成版图设计。 注意：对模拟注意：对模拟IC，基本采用全定制设计方法基本采用全定制设计方法345.4.2 半定制设计方法半定制设计方法 门阵列法门阵列法 门海门海 标准单元法标准单元法 积木式版图设计法积木式版图设计

20、法35门阵列法门阵列法 门阵列的结构：门阵列是由完全相同的门单元组成的。通门阵列的结构：门阵列是由完全相同的门单元组成的。通过不同的连接关系，可以形成不同的逻辑门功能。连接起过不同的连接关系，可以形成不同的逻辑门功能。连接起来就实现电路要求。来就实现电路要求。 设计方法：设计方法：实际上微电路生产厂家预先已在芯片上生成了实际上微电路生产厂家预先已在芯片上生成了由若干门组成的阵列，完成除连线以外的所有的芯片加工由若干门组成的阵列，完成除连线以外的所有的芯片加工工艺。设计时只需针对电路结构，设计与引线孔和互连线工艺。设计时只需针对电路结构，设计与引线孔和互连线相关的版图，用于对半成品芯片进行最后加

21、工，得到要求相关的版图，用于对半成品芯片进行最后加工，得到要求的的ASIC产品产品。36门阵列法门阵列法 门阵列的母片结构门阵列的母片结构37门海门海 定义：门海也是母片结构形式，但母片上没有布线通道，定义：门海也是母片结构形式，但母片上没有布线通道，全部由基本单元组成。全部由基本单元组成。 设计方法：门海连线孔和走线区域是设计方法：门海连线孔和走线区域是“可编程可编程”的。根据的。根据电路布局布线需要，可以把一行（或一行中一部分）或几电路布局布线需要，可以把一行（或一行中一部分）或几行（几行中一部分）基本单元链改为无用的器件区。在工行（几行中一部分）基本单元链改为无用的器件区。在工艺上的实现

22、方法是保留介质层，无用器件区内不放置接触艺上的实现方法是保留介质层，无用器件区内不放置接触孔及通孔，并在顶部进行走线。孔及通孔，并在顶部进行走线。38门海门海39标准单元标准单元 标准单元的特点：标准单元的特点：a) 单元内部的每个器件结构均经过精心优化设计；单元内部的每个器件结构均经过精心优化设计；b) 单元版图经过设计规则检查和电学性能验证；单元版图经过设计规则检查和电学性能验证；c) 每个单元版图均等高；每个单元版图均等高；d) 每个单元的每个单元的“电源电源”和和“地线地线”位置均对齐；位置均对齐；e) 每个单元的输入输出均位于单元的上下两端。每个单元的输入输出均位于单元的上下两端。4

23、0标准单元标准单元 标准单元设计方法：标准单元设计方法： 人工设计方法：根据电路设计，将所需单元排列成若干行人工设计方法：根据电路设计，将所需单元排列成若干行，行间留有布线通道，然后将各单元连接，行间留有布线通道，然后将各单元连接 起来，同时将相起来，同时将相应的输入应的输入/输出单元和键合块相连接输出单元和键合块相连接,完成版图设计。完成版图设计。 自动设计方法：设计人员只需输入逻辑自动设计方法：设计人员只需输入逻辑/电路图连接网表电路图连接网表，以及键合区排列顺序，标准单元法自动布图软件将自动，以及键合区排列顺序，标准单元法自动布图软件将自动调出所需单元、输入调出所需单元、输入/输出电路以

24、及键合块，同时进行自输出电路以及键合块，同时进行自动布局布线完成版图设计。动布局布线完成版图设计。41积木块设计法积木块设计法 思路：积木块方法与标准单元法设计思路和步骤基本思路：积木块方法与标准单元法设计思路和步骤基本相同。积木快方法中采用的单元不要求等高，可根据相同。积木快方法中采用的单元不要求等高，可根据电路特性要求，单独进行版图设计，获得最佳性能。电路特性要求，单独进行版图设计，获得最佳性能。类似类似PCB设计设计。 采用积木采用积木块块方法时，可以采用手工设计、半自动设计方法时，可以采用手工设计、半自动设计或自动设计。由于单元不规则，没有统一的布线通道，或自动设计。由于单元不规则，没

25、有统一的布线通道，端口位置也不规则，实现自动布局布线的难度较大端口位置也不规则，实现自动布局布线的难度较大。425.4.3 可编程逻辑设计方法可编程逻辑设计方法 定义：可编程逻辑器件是已经封装好的集成电路，用户只定义：可编程逻辑器件是已经封装好的集成电路，用户只需在编程器中送入要求的逻辑关系，则可将需在编程器中送入要求的逻辑关系，则可将PLD中相应部中相应部分按照需要融断金属线，形成用户要求的专用集成电路。分按照需要融断金属线，形成用户要求的专用集成电路。 分类：分类：PLD：PROM、EPROM、PLA、可编程阵列逻辑、可编程阵列逻辑PAL和门阵列逻辑和门阵列逻辑GAL，LCA，FPGA43

26、PAL和和GALPAL采用的三种基本连接状态，硬线连接状态为未编程前的状态，另采用的三种基本连接状态，硬线连接状态为未编程前的状态，另外两种状态是经过编程以后的导通和断开状态。导通对应于熔丝未熔外两种状态是经过编程以后的导通和断开状态。导通对应于熔丝未熔断，断开对应于熔丝被熔断。断，断开对应于熔丝被熔断。44PAL和和GAL GAL是第二代的是第二代的PAL。采用了更为灵活的可编程。采用了更为灵活的可编程I/O结构，结构，并采用了先进的浮栅工艺的电可擦除并采用了先进的浮栅工艺的电可擦除CMOS工艺结工艺结(E2CMOS)，可反复改写，它成为产品研制中的理想工具。，可反复改写，它成为产品研制中的

27、理想工具。 分类：分类：GAL从结构上也分为两类，一类是类似从结构上也分为两类，一类是类似PAL结构，结构，即与阵列可编程而或阵列固定；另一类则是与阵列及或阵即与阵列可编程而或阵列固定；另一类则是与阵列及或阵列可同时编程列可同时编程45GAL16V8结构结构46EPLD和和CPLD EPLD采用采用CMOS工艺，具有功耗低、噪声容限大等特点。工艺，具有功耗低、噪声容限大等特点。又由于采用又由于采用UVEPROM工艺，以叠栅注入工艺，以叠栅注入MOS作编程单作编程单元，具有能够改写、可靠性高、集成度高、造价低等特点。元，具有能够改写、可靠性高、集成度高、造价低等特点。 复杂可编程逻辑器件（复杂可

28、编程逻辑器件（CPLD）。从）。从EPLD演变而来。把演变而来。把若干类似若干类似PAL的功能块和实现互连的开关矩阵集成在同一的功能块和实现互连的开关矩阵集成在同一块芯片上，就形成了块芯片上，就形成了CPLD。CPLD多采用多采用E2CMOS工艺工艺制作制作47FPGA 定义：定义：FPGA实际上并不是一种门阵列，而是在形式上十实际上并不是一种门阵列，而是在形式上十分类似于门阵列。分类似于门阵列。FPGA内部是由不同的功能块形成的阵内部是由不同的功能块形成的阵列，每个功能块通过逻辑开关连接，并实现用户要求的逻列，每个功能块通过逻辑开关连接，并实现用户要求的逻辑功能。辑功能。48FPGA开发流程开发流程495.5 SOC设计方法设计方法 概述概述 SOC设计过程设计过程 SOC设计问题设计问题50集成电路设计走向集成电路设计走向SOC51分分立立元元件件集成集成电路电路 I C 系系 统统 芯芯 片片System On A Chip(简称简称SOC)将整个系统集成在将整个系统集成在一个一个微电子芯片上微