数字电路第三章逻辑门电路

数字电路第三章逻辑门电路1第1页，共30页，2023年，2月20日，星期六门电路分立元件门电路（如书上的基本逻辑门电路）集成门电路双极型集成门电路（DTL、TTL）单极型集成门电路（MOS)集成逻辑门中广泛使用的开关器件是：晶体管场效应管

研究它们的开关特性门电路是用以实现逻辑关系的电子电路。与门、或门、与非门、或非门、异或门等。§3.1集成逻辑门的分类2第2页，共30页，2023年，2月20日，星期六TTL与非门的电路组成(Transistor-Transistor-Logic)与分离元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。§3.2TTL集成门电路3第3页，共30页，2023年，2月20日，星期六TTL与非门的内部结构3.6V0V3.6V0.3V输入级中间级输出级4第4页，共30页，2023年，2月20日，星期六3.6V0.3VVcc二、工作原理1、任一输入为低电平（0.3V）时输出为高电平：Vo=VOH≈VCC－VBE3－VBE4

=5－0.7－0.7=3.6V。1V约5VV0=3.6V截止截止导通输入有低电平（“0”）输出为高电平（“1”）RLiL拉电流5第5页，共30页，2023年，2月20日，星期六3.6VVccC22、输入全为高电平（3.6V）时T2、T5饱和,T1的基极电位被钳在VB1=VBC1+VBE2+VBE5=0.7V+0.7V+0.7V=2.1VT2的VC2=VCES2+VBE5=0.3V+0.7V=1V,使T3和T4不能导通。输出为低电平:VO=VCE5≈0.3V，

2.1V≈1V饱和饱和截止0.3V输入全为高电平(“1”)，输出为低电平(“0”)”6第6页，共30页，2023年，2月20日，星期六1、电压传输特性(输出电压随输入电压的变化趋势)三、TTL与非门的特性和技术参数测试电路&+5VViV0Rw7第7页，共30页，2023年，2月20日，星期六V0(V)Vi(V)123VOH(3.6V)VOL(0.3V)实际传输特性曲线V0(V)Vi(V)123VOH“1”VOL阈值VT=1.4V理想的传输特性输出高电平输出低电平“0”8第8页，共30页，2023年，2月20日，星期六（1）、输出高电平VOH、输出低电平VOL

VOH2.4VVOL

0.4V便认为合格。

典型值VH=3.6VVL

=0.3V。

（2）、阈值电压VT

(理想情况下)Vi<VT时，认为Vi是低电平。Vi>VT时，认为Vi是高电平。VT=1.4V2、主要参数9第9页，共30页，2023年，2月20日，星期六§3.2.2其它类型的TTL门电路

集成TTL门电路除了与非门外，还有“与”门、“或”门、“非”门、“或非”门、“与非”门、“与或非”门、“异或”门、“同或”门等不同功能的产品。本节主要介绍介绍两种特殊门电路：集电极开路门（OC门）及三态门（TS）门。10第10页，共30页，2023年，2月20日，星期六一.集电极开路的门电路（OC门）F&AB&CD&“线与”(1).“线与”的概念F&AB&CD11第11页，共30页，2023年，2月20日，星期六将两个门电路的输出端连接在一起，当一个门的输出为高电平，而另一个门输出为低电平时，将会产生很大电流，有可能导致器件损坏，无法实现线与逻辑关系。为了解决这个问题，

引入了一种特殊结构的门电路——集电极开路（OpenCollector）门电路，简称OC门。

OC门可以实现“线与”。

12第12页，共30页，2023年，2月20日，星期六(2).OC门的电路结构和逻辑符号+5VFR2R13kT2R3T1T5b1c1ABC集电极悬空无T3,T4符号&ABCFT3T413第13页，共30页，2023年，2月20日，星期六+5VFR2R13kT2R3T1T5b1c1ABCRLVCC

OC门电路在工作时需外接上拉电阻RL和VCC电源。只要电阻的阻值和电源电压的数值选择得当，就可保证输出的高、低电平符合要求，输出三极管的负载电流又不至于过大。14第14页，共30页，2023年，2月20日，星期六①实现“线与”(3).OC门的应用15第15页，共30页，2023年，2月20日，星期六二.三态门+5VFR4R2R1T2R5R3T3T4T1T5ABDEE---控制端输出有三种状态：

高电平、低电平、高阻态。16第16页，共30页，2023年，2月20日，星期六+5VFR4R2R1T2R5R3T3T4T1T5ABDE01截止17第17页，共30页，2023年，2月20日，星期六+5VFR4R2R1T2R5R3T3T4T1T5ABDE1导通截止截止高阻态00.3V1V18第18页，共30页，2023年，2月20日，星期六功能表高电平起作用F符号&ABEN19第19页，共30页，2023年，2月20日，星期六符号功能表圈低电平起作用&ABFEN20第20页，共30页，2023年，2月20日，星期六一、N沟道增强型MOS场效应管结构3.3CMOS逻辑门漏极D→集电极C源极S→发射极E栅极G→基极B衬底BSect21第21页，共30页，2023年，2月20日，星期六二、CMOS电路NMOS管PMOS管CMOS电路1．电路组成VDDS2T2D2T1AFS1D1G1G222第22页，共30页，2023年，2月20日，星期六3.4.1TTL集成电路使用中应注意的问题1、电源电压（UCC）应满足在标准值5V+10%的范围内。2、TTL电路的输出端所接负载，不能超过规定的扇出系数。

(2)、或门和或非门

①

接地,

②.通过一个电阻接至电源地，或标准接低电平；③.与其他信号输入端并接使用，3、TTL门多余输入端的处理方法。

(1)、与门和与非门

①

悬空,相当于逻辑高电平，但通常情况下不这样处理，

以防止干扰的窜入;

②接电源,

③通过一个上拉电阻接至电源正端,或接标准高电平；

④

与其他信号输入端并接使用,23第23页，共30页，2023年，2月20日，星期六24第24页，共30页，2023年，2月20日，星期六25第25页，共30页，2023年，2月20日，星期六3.4.2CMOS集成电路使用中应注意的问题

CMOS电路的输入端是绝缘栅极，具有很高的输入阻抗，很容易因静电感应而被击穿。，因此在使用CMOS电路时应遵守下列保护措施：

（1）

组装调测时，所用仪器、仪表、

电路箱板等都必须可靠接地;（2）

焊接时，采用内热式电烙铁，功率不宜过大，烙铁必须要有外接地线，以屏蔽交流电场，最好是断电后再焊接;（3）

CMOS电路应在防静电材料中储存或运输;26第26页，共30页，2023年，2月20日，星期六（4）

虽然CMOS电路对电源电压的要求范围比较宽，但也不能超出电源电压的极限，更不能将极性接反，以免烧坏器件;

(5)CMOS电路不用的多余输入端都不能悬空，应以不影响逻辑功能为原则分别接电源、地或与其他使用的输入端并联。输入端接电阻为低电平（栅极没有电流）。

27第27页，共30页，2023年，2月20日，星期六例：判断如图CMOS电路输出为何状态？&10KΩ&10Ω≥110ΩY0=1Y1=1Y2=不确定Y0Y1Y228第28页，共30页，2023年，2月20日，星期六例7：判断如图CMOS电路输出为何状态？

Y1=1