中文数据手册-c805f中文版

本手册中文版归译者和新华龙电子所有。研究和开发可以 者不得在的物时更新中文版内容。译文中一定存在不少错误和确之处，望各位同仁不吝赐译者沈阳航空工业学院计算机学 22: 模拟外 10ADC（ 10位电流输出DAC（仅在片调试逻供电电2.7V8051微控制器内温度范围：-40°C-

字节（512字节被保留数字外2117个端口I/O5V型SPI串口 时钟24.5MHz±2%振荡或2脚方式）封装：2024QFN（4x4: 1系统概 CIP-51TM微控制器 与8051完全兼 片内 可编程数字I/O和交叉开 串行端 10位模/数转换 比较 10位电流输出 定货信 引脚定 QFN-20封装规 QFN-24封装规 电气特 极限参 10位ADC（ADC0，仅 工作方 ADC0模拟多路选择器（仅 温度传感器（仅 10位电流模式DAC（IDA0，仅 新华龙电子 传真 On-Demand输出更 基于CNVSTR边沿的输出更新模 IDAC输出字格 电压基准（仅 比较器 CIP-51微控制 指令 指令和CPU时 CIP-51寄存器说 器组 程序 MOVX指令和程序 数据 13.2.1 特殊功能寄存 中 MCU中断源和中断向 FLASH FLASH器编 FLASH锁定和关键码功 FLASH擦 FLASH FLASH写和擦除指 VDD和VDD监视 PSWE新华龙电子 传真 电源管理方 复位 掉电复位和VDD监视 比较器0复 PCA看门狗定时器复 FLASH错误复 振荡器和时钟选 可编程高频（H-F）振荡 可编程低频（L-F）振荡 L-F振荡器标定 外部RC示 端口输入/输 端口I/O的工作方 端口I/O与5V逻辑的接 端口I/O引脚分配给模拟和数字功 端口I/O初始 和配置端口I/O的特殊功能寄存 新华龙电子 传真 SMBUS配 SMBUS操 SCL低电平超 SCL高电平（SMBus空闲）超 SMBUS的使 SMBus配置寄存 SMBus控制寄存 SMBUS传输方 SMBUS状态译 8位 9位 增强型串行外设接口 SPI0主方 SPI0从方 SPI0中断 SPI特殊功能寄存 定时 新华龙电子 传真 定时器0和定时器 方式0—13位计数器/定时 方式1—16位计数器/定时 方式2—自动重装载的8位计数器/定时 方式3—两个8位计数器/定时器（仅定时器 定时器 16位自动重装载定时 8位自动重装载定时 低频振荡器（LFO）捕捉方 定时器 16位自动重装载定时 8位自动重装载定时 低频振荡器（LFO）捕捉方 可编程计数器阵 PCA计数器/定时 PCA0中断 8位、9位、10位和11位脉宽调制器方 16位脉宽调制器方 PCA0寄存器说 C2接 C2接口寄存 C2引脚共 66: C8051F336/7/8/9MCU。下面列出了一些主要特性，有关某一产品的具体特性参见表2.1。全速、非侵入式的在系统调试接口（片内16KB的FLASH器—512字节被保片内上电复位、VDD能独立工作的片上系统。FLASH器还具有在系统重新编程能力，可用于非易失性数据存储，并允许现场更新8051固件。用户对所有外设具有完全的控制，可以关断任何一个或SiliconLabs二线（C2）MCU进行非能运行。两个C2接口引脚可以与用户功能共享，使在系统调试功能不占用封装引脚。: 71.11.1C8051F336/71.21.2C8051F338/9原理框88: CIP- 微控8051完全兼C8051F336/7/8/9器件使用SiliconLabs的专利CIP-51微控制器内核。CIP-51与MCS-51TM8052的所有416位计数器/定时器、一个具有增强波特率配置的全双工UART、一个增强型SPI端口、768字节RAM、128字节特殊功能寄存器（SFR）地址空间及2117I/O端口。速度提8051中，除MULDIV以外所有指令都需要1224个系统时钟周期，最大系统时钟频率12-24MHz。而对于CIP-51内核，70%的指令的执行时间12个系统时钟周期，只有4条指令的执行时间大于4个系统时钟周期。CIP-51111条指令。下表列出了各种指令执行时间（指令执行时所需的系统时钟周执行周期123458指令573121CIP-51工作在最大系统时钟频率25MHz时，它的峰值速度达到25MIPS增加的功扩展的中断系统CIP-5114个中断源（80517个中断源允许大量的模MCU8个复位源：上电复位电路（PORVDD监视器（当电源电压低于VRST时强制复位、一个看门狗定时器、一个时钟丢测器、一个由比较器0提供的电压检复位输入引脚及FLASH操作错误这三个复位源之外，其他复位源都可以被。在一次上电复位之后的MCU初始化期间，WDT可以被性使能。振荡器在出厂时已经被校准为24.5MHzCMOS时钟源产生系统时钟。如果需要，时钟源可以在运行时切换到外部振荡器。外部振要时再周期性地切换到高速（可达25MHz）的振荡器。: 9 PxPxx+--使(线或复 (复位操作错时扩展中断CIP-微控制器(单稳上电复使使使使1.3片内时钟和复位:片内CIP-518051256RAM128字节为双。用间接寻址通用RAM的高128字节，用直接寻址128字节的SFR地址空间。数据RAM的低128字节可用直接或间接寻址方式。前32个字节为4个通用寄存器区，接下来的16字节既可以按字节寻址也可以按位寻址。程序器包含16KB的FLASH。该器以512字节为一个扇区，可在系统重编程，且不需特别的片外编程电压。图1.4给出了MCU系统的器结构。1616KB

Bit外部数据地址空与0x0000与0x0000~0x01FF的512字XRAM-XRAM-( 图1.4片 器组: 片内C8051F336/7/8/9器件具有片内SiliconLabs2线（C2）接口调试电路，支持使用安装在最SiliconLabs的调试系统支持观察和修改器和寄存器，支持断点和单步执行。不需要额外的目标RAM、程序器、定时器或通信通道。在调试时所有的模拟和数字外设都正常开发套件C8051F336DK具有开发应用代码和对C8051F33xMCU进行在系统调试所需要的全部硬件和。开发套件中包括开发者调试器、一个集成的8051汇编器和一对于开发和调试来说，SiliconLabsIDE接口比采用标准MCU仿真器要优越得多。标准的MCU仿真器要使用在板仿真和目标电缆，还需要在应用板上有MCU的插座。SiliconLabs可编I/O和交叉配置为推挽或漏极开路输出。在标准8051中固定的“弱上拉”可以被总体，这为低功耗数字交叉开关允许将数字系统资源到端口引脚（见图1.5。可通过设置交开关控制寄存器将片内的计数器/定时器、串行总线、硬件中断、比较器输出以及微控制器内部的其它数字信号配置为出现在端口O: XBR0,XBR0,

24()()4T0,T0,

884

*P2.1-P2.3QFN24图1.5数字交叉开关原理串行可编程计数器除了4个16位的通用计数器/定时器之外，MCU中还有一个片内可编程计数器/定时器阵（PCAPCA包括一个的16位计数器/定时器时间基准和3个可编程的捕捉/比较模块。PCA（ECI在使用振荡器驱动系统时钟的同时由外部振荡器给PCA提供时钟。每个捕捉/比较模块都有多种工作方式：边沿触发捕捉、定时器、高速输出、脉冲宽: 图图 PCA原理框: 10位模/数转C8051F336/8有一个10位SARADC和一个差分输入多路选择器。该ADC工作在中断。ADC可以用方式监视一个关键电压，当转换数据位于规定的范围之内/外时才向控图图1.810位ADC原理框: C8051F336/7/8/9器件有一个电压比较器，可以由用户使能/和配置。端口I/OCP0+CP0-CP0+CP0-(同步电路01 0010CP011图1.9比较器0原理框: 10位电流输82定时器定时器定时器（IDA082定时器定时器定时器图 IDA0原理框: 表 产品选择指MIPS（峰值FLASH RAM（字节校准 80KHz定时器(16位10200kspsC8051F336-√√√√√4√√√√√√QFN-C8051F337-√√√√√4√————√QFN-C8051F338-√√√√√4√√√√√√QFN-C8051F339-√√√√√4√————√QFN-:

3.1C8051F336/7/8/9引脚定引脚名引脚类说342345为低电平（至少10µs）来启动一次系统复5612数字I/O外部VREF1数字I/OIDA0输数字I/O或模拟输入数字I/O模拟I/OCMOSRC振数字I/O数字I/O数字I/O数字I/O数字I/O数字I/O数字I/O数字I/O9数字I/O8数字I/O7数字I/O6数字I/O5数字I/O9数字I/O8数字I/O7数字I/O: GND 12345 图 QFN-20引脚图（顶视图: 12345GND612345GND6789789

图 QFN-24引脚图（顶视图: 4.1QFN-20封装图表4.1QFN-20尺尺ABD4.0e0.50E4.0尺L—————————: 5.1QFN-24封装图表4.2QFN-24尺尺ABD4.0e0.50E4.0尺L—————————: 极限6.1极限参数 条最小典型最大单环境温度（通电情况下-—℃-—℃任何端口I/O引脚或/RST相对GND-—VVDD引脚相对GND的电-—V通过VDD和GND的最大总电——/RST或任何端口引脚的最大输出灌——: 总体6.2总体电气特-40℃到 系统时钟（除非特别说明 写或擦除FLASHRAM数据保持电源——VSYSCLK（系统时钟）（注0—TSYSH（SYSCLK高电平时间——TSYSL（SYSCLK低电平时间——-—℃数字电源电流—CPU活动（正常方式，从FLASH中取指令IDD（注VDD=3.6V,F=25MHzVDD=3.0V,F=25MHzVDD=3.0V,F=1MHzVDD=3.0V,F=80——————IDD电源敏感度（注F=1MHz————VDD=3.0V,F≤15MHz,T=——IDD频率敏感度（注3和注VDD=3.0V,F>15MHz,T=VDD=3.6V,F≤15MHz,T=————VDD=3.6V,F>15MHz,T=——数字电源电流—CPU不活动（空闲方式FLASH中取指令IDD（注VDD=3.6V,F=25MHzVDD=3.0V,F=25MHzVDD=3.0V,F=1MHzVDD=3.0V,F=80——————IDD电源敏感度（注F=1————VDD=3.0V,F≤1MHz,T=——IDD频率敏感度（注3和注VDD=3.0V,F>1MHz,T=VDD=3.6V,F≤1MHz,T=————VDD=3.6V,F>1MHz,T=————注在频率<=15MHz时，可以通过简单地将感的频率乘以该范围的频率敏感度来估算IDD。当使用这些数字估算频率>15MHz时的IDD25MHz时的电流减去由频率敏感度计算出的在频率<=1MHz时，可以通过简单地将感的频率乘以该范围的频率敏感度来估算空闲方式IDD。当使用这些数字估算频率>1MHz时的空闲方式IDD25MHz时的电流减去由频率敏感度计算出的电流差。例如：VDD=3.0V，F=5MHz，则空闲方式IDD=4.8mA–(25MHz–5MHz)*0.15mA/MHz=1.8mA。: 表 端口I/O直流电气特参条最小典型最大VDD-——IOH10mAI/O为推挽方VDD-——VDD-——VIOL=——IOL=————V——V——V——弱上拉使能，VIN0—6.4复位电气特-40℃到+85℃（除非特别说明参条最小典型最大单/RST输出低电IOL=8.5mA,VDD=2.7~——V/RST输入低电——V/RST输入上拉电—VDDPOR门限V从退出复位到开始执行位于0x0000地址的代码之间的延——/RST低电平时——VDD监视器启动时——VDD监视器电源电—: 表 FLASH电气特参 最小典型最大FLASH大———擦/25MHz25MHz表6.6高频振荡器电气特=参条最小典型最大单=振荡器电源电流（25℃，VDD=.7=.5=—————表6.7低频振荡器电气特=参条最小典型最大单OSCLD=振荡器电源电流（25℃，VDD=.7=—————: 表 ADC0电气特参条最小典型最大直流精位——-3-15—3—动态性能（10kHz正弦波单端输入，满度值之下—5—-———转换速——转换时间（SAR时钟数——————模拟输单端（AIN+-差分（AIN+-AIN-0-—引脚输入电压（0—V—5——5—电源指电源电流（VDDADC0供电——3—*注：代表偏离平均值一个标准差: 表 温度传感器电气特参条最小典型最大——℃——℃——增益误差——温度——偏移误差温度————*注：代表偏离平均值一个标准差表 电压基准电气特VDD=3.0V，-40℃到+85℃（除非特别说明参 最小典型最大基准V————0-200µA—3——————-—外部基准0—V采样频率——电源指REFBE1TEMPEIDA0EN—: 表 IDAC电气特参条最小典型最大静态性位————VDD-V—0—2mA—0———6—动态性（IDAH:IDAL=—5——5—1mA0.5mA————%%功电源电流（VDDIDAC供电2mA1mA0.5mA——————: 6.12比较器电气特,-参条最小典型最大单(CP0+)-(CP0-)=——(CP0+)-(CP0-)=-——(CP0+)-(CP0-)=——(CP0+)-(CP0-)=-——(CP0+)-(CP0-)=——(CP0+)-(CP0-)=-——(CP0+)-(CP0-)=——(CP0+)-(CP0-)=-———5—01156CP0HYN1-0=—01CP0HYN1-0=15CP0HYN1-0=6CP0HYN1-0=-—V—4———-—电————电源电流——4—25—*注：VcmCP0+CP0-上的共模电压: 10ADC（ADC0，仅C8051336/8的ADC0是一个200ksps的10位逐次近寄存器型ADCADC中集成了跟0用0可以工作在单端方式或差分方式，可以被配置为测量由模拟多路器选择的不同信号（模拟多路40C8051F336/8CC8051F336/8C（N1时AC0A0EN0时，DC0图图 ADC0功能框: 输出当负输入连接GND时，ADC0工作在单端方当负输入连接到任何其它选项时ADC0器ADC0H和ADC0L中保存ADC转换结果的高字节和低字节。转换数据在寄存器对单端方式下数据左对齐和右对齐的例子。ADC0H和ADC0L寄存器中未使用的位被清0。输入电(AD0LJST=0)(AD0LJST=1)0~VREF*511/512。下面是差分方式下数据左对齐和右对齐的例子。对于右对齐数据，ADC0H寄存器中未用的填充数据字的符号扩展位。对于左对齐数据，ADC0L寄存器中未用的低位被清0。输入电(AD0LJST=0)(AD0LJST=1)0--工作ADC0200ksps。ADC0ADC0CF寄存器的AD0SC位决启动转6ADC转换启动方式，由ADC0转换启动方式位（AD0CM2-0）的状态决定采用哪式。转换触发源有：写1 向AD0BUSY写1方式提供了用控制ADC0转换的能力。AD0BUSY位在转换期: 中的中断标志（AD0INTADCADC0（AD0INT有效。注意：当转换源是定时器2溢出或定时器3溢出时，如果定时器2或定时器3工作在8位方式，使用定时器2/3的低字节溢出；如果定时器2/3工作在16位方式，则使用定时器2/3的高字节溢出。有关定时器配置方面的信息见“24.定时器”。需要注意的是，CNVSTR输入引脚还是端口引脚P0.6。当使用CNVSTR输入作为转换启动源时，端口引脚P0.6应被数字交叉开关跳过。为使交叉开关跳过P0.6，应将寄存器P0SKIP中61I/O配置的详细信息，见“20.端口输入/输出”。方每次ADC0转换之前都必须有一个最小的时间，以保证转换结果准确。最小时间由表6.8给出。寄存器 ADC0输入被连续（转换期间除外。当AD0TM位为逻辑1时，ADC0工作在低功耗跟踪保持方式。在该方式，每次转换前有3个SAR时钟的时间（发生在转换启动信号有效之后。在低功耗保持方式下使用CNVSTR信号启动转换时，ADC0只在CNVSTR休眠方式时，可以。低功耗和保持方式在AMUX的设置经常改变时也是很有用的，因为ADC有建立时间要求（见“7.3.3建立时间要求。: 图 10位 和转换时序示: 建立时间在进行一次精确的转换之前需要有一个最小的时间，以保证转换结果正确。该时间由任何串联阻抗（AMUX0的电阻、ADC0采样电容以及所要求的转换精度决定。图7.3给出了单端和差分方式下等效的ADC0输入电路，这两种电路的时间常数相等。对于一个给定的建立精度（SA）所需ADC0建立时间可以用方7.1估算。当测量温度传感器的输出VDD（相GND）时，RTOTALRMUX6.8给出ADC0的最小建立2ntlnSA 方程 ADC0建立时间要差分方 单端方

R=R=R=RC=R=R=R=RC=R*RCRC=R*C=5

图 ADC0等效输入电: 7-3：AD0SC4-0：ADC0SARSAR转换时钟来源于系统时钟，由下面的方程给出，其中AD0SC表示7-3：AD0SC4-0：ADC0SARSAR转换时钟来源于系统时钟，由下面的方程给出，其中AD0SC表示AD0SC4-05SAR转换时钟频率的要求见表6.8。AD0SCSYSCLK1 寄存器中的数据为右对齐1：ADC0H:ADC0L寄存器中的数据为左对齐1-0：未使用。读=00b，写=RR--位位位位位位位位SFR地址位位位位位位位位位位位位位位SFR地址7-0：ADC0高2位。位位位位位位位位位位位位位位 SFR地址7-0：ADC0总是为0。: SFR定义 :ADC0控制寄存位位位位位位位位(可位寻址SFR地址位 位6： 0：正常方式：当ADC0被使能时，除了转换期间之外一直处于 转换在启动转换事件（由AD0CM[2:0]定义）到来后立即开始。 方式：对于AD0CM[2:0]=100，ADC在CNVSTR为低电平，在CNVSTR输入信号的上升沿立即开始转换。对于AD0CM[2:0]的其他 在启动转换事件到来后开始，持续3个SAR时钟后开始转换。位 位4： AD0BUSY：ADC0忙标志位读0：ADC0不在进行转换位3： AD0WINT：ADC0窗口比较中断标志2-0AD0CM2-0：ADC0: 可编程窗口检C0输出与用户编程的极限值进行比较，并在检测到越限条件时通知系统控制器。这在一个中断驱动的系统中尤其有效，既可以节省代码空间和PU带宽又能提供快速响应时间。窗口检测器中断标志（0WT）也可被用于查询方式。0下限（大于）寄存器（0T:A0L）0上限（小于）寄存器（DC0T:0TL）中保持比较值。注意，窗口检测器标志可以被编程为指示测0T0T寄存器的编程值。位位位位位位位位位位位位位位位位SFR地址7-0：ADC0位位位位位位位位位位位位位位位位SFR地址7-0：ADC0位位位位位位位位位位位位位位位 SFR地址7-0：ADC0位位位位位位位位位位位位位位位SFR地址7-0：ADC0: 图7.4给出了单端方式下数据右对齐窗口比较的两个例子。左边的例子所使用的极限值为：ADC0LTH:ADC0LTL0x0080ADC0GTH:ADC0GTL0x0040；右边的例子所使用的极限值为：ADC0LTH:ADC0LTL0x0040ADC0GTH:ADC0GTL0x0080。在单端方式，0x0080ADC0转换结果数据字位于由ADC0GTADC0LT定义的范围（即ADC0H:ADC0L0x0080 (Px.x-VREF(Px.x-VREFx不受影VREFx AD0VREFx0不受影

输入电

(Px.x(Px.x-VREFxVREFx不受影VREFx0图 窗口比较示例（单端方式右对齐数据 (Px.x-VREF(Px.x-VREFx不受影VREFx AD0VREFx0不受影

输入电

(Px.x(Px.x-VREFxVREFx不受影VREFx0图 窗口比较示例（单端方式左对齐数据: 7.6给出了差分方式下数据右对齐窗口比较的两个例子。左边的例子所使用的极限值的例子所使用的极限值为：ADC0LTH:ADC0LTL0xFFFF（-1d）ADC0GTH:ADC0GTL0x004（+64d VREF*511/512。在左边的例子中，如果ADC0转换结果数据字（ADC0H:ADC0L）位于ADC0GTH:ADC0GTL和ADC0LTH:ADC0LTL定义的范围之内（0xFFFF（-1d）0x0040（+64d0xFFF（-+64d (Px.x(Px.x-VREFxVREFx AD0VREFx(--

(Px.x(Px.x-VREFxVREFxVREFx(--图 窗口比较示例（差分方式右对齐数据 (Px.x-VREF(Px.x-VREFx不受影VREFx AD0VREFx(--不受影

输入电

(Px.x(Px.x-VREFxVREFx不受影VREFx(--图 窗口比较示例（差分方式左对齐数据: ADC0模拟多路选择器（图 ADC0多路选择器原理框间，ADC0工作在差分方式。ADC0AMX0PAMX0N寄存器选择（图 ADC0多路选择器原理框ADC0输入配置的重要注意事项ADC0输入的端口引脚应被配置为模拟PnMDIN寄存有关端口I/O配置的详细信息见“20.端口输入/输出”。: RRR位位位位位位位RRR位位位位位位位位 SFR地址7-5：未使用。读=000b，写=4-0AMX0P4-0：AMUX0---AMX0P4-ADC0正输P2.0（仅P2.1（仅P2.2（仅P2.3（仅: RRR位位位位位位RRR位位位位位位位位SFR地址7-5：未使用。读=000b，写=4-0AMX0N4-0：AMUX0GND被选择为负输入时，ADC0工作在单端方式。对于所有其它负输入选择，ADC0工作在差分方式。---AMX0N4-ADC0负输GND（ADC工作在单端方式P2.0（仅P2.1（仅P2.2（仅P2.3（仅: C8051F336/8包含一个温度传感器，可以通过单端方式的ADC多路器。为了使ADC测量温度传感器，ADCMUX的正通道应被配置为连接到温度传感器，ADCMUX的负通道应被配置为连接到GND。温度传感器的传输函数示于图8.1。当ADC多路器被正确设置时，输出电压（VTEMP）ADC的正输入。寄存器TEMPE位用于使能/温度传感器（见SFR定义10.1。当被时，温度传感器为缺省的高阻状态，此时对温度传感器的任何ADC0测量结果都是无意义的。温度传感器的增益和偏移参数请参见表6.9。VVTEMP=(SlopexTempC)+TempC=(VTEMP-Offset)/Slope(V/Offset(V，0℃时8.1温度传感器传输: 10位电流模式DAC（IDA0，仅IDAC电流可以有三种不同的设置：0.5mA、1mA2mAIDA0IDA0EN位来使能或IDAC（见SFR定义9.1。当IDA0EN被设置为0时，IDAC引脚（P0.1）作为GPIO引脚使用；当IDA0EN被置1时，IDAC引脚的数字输出驱动器和弱上拉被自动，该引脚被连到IDAC的输出。当IDAC被使能时，的带隙偏置发生器为其生成基准电流。IDAC时，P0SKIP寄存器中的位11，以使交叉开关跳过IDAC引脚。IDA0输出IDA0具有灵活的输出更新机制，允许无缝满度变化，支持无抖动波形更新。IDA0有三种更新模式：写IDA0H、定时器溢出或外部引脚边沿。On-Demand输出更82IDA0的缺省更新模式（.[6:4111’）On-DemandIDA0数据寄存器高（IDA0H）时。在该模IDA0L时数IDA0HIDA0的输出不会发生变化。如果要向IDAC的数据寄存器10位的数据字，则10位数据字要写入低字节（IDA0L）和高字节（IDA0H）IDA0H的写操作后，数据被IDA010IDA0LIDA0H。IDAC可以用8位方式，此时要IDA0L初始化为一个所希望的数值（通常0x00），只IDA0H写入（有关10位IDAC数据字在16位82图 IDA0原理框: DCC的输出也可以用定时器溢出事件触发更新。这一特性在以给定采样频率产生输出波形的系统中非DC0（6400C数据寄存器（0L0）的数据被保持，直到相应的定时器溢出事件（0、定时器1器2器3）0:D0L到C输入锁存器，允C输出变为新值。CNVSTR当IDA0CM位（ 据寄存器（IDA0L和IDA0H）的数据被保持，直到CNVSTR输入引脚的边沿发生。IDA0CM位的具体设置决定IDAC输出更新发生在CNVSTR的上升沿、下降沿或在两个边沿都发生更新。当相应的边沿发生时，IDA0H:IDA0L的内容被到IDAC输入锁存器，允许IDAC输IDAC输出字IDAC数据寄存器（IDA0HIDA0L）IDAC输出数据字的高8位被到IDA0H的位7-0，而IDAC输出数据字的低2位被到IDA0L的位7和位6。图9.2示出了IDAC数据字的格式。输入数据（IDA09–输出电输出电输出电0001/1024×21/1024×11/1024×0.5512/1024×2512/1024×1512/1024×0.51023/1024×21023/1024×11023/1024×0.5图 IDA0数据字格IDACIDA0OMD位（[1:0]）选择。缺省情况下，IDAC的满2mAIDA0OMD0.5mA或: RR位位位位RR位位位位位位位位 SFR地址位 6-4IDA0CM[2:0]：IDA03-2：未使用。读00b=1-0IDA0OMD[1:0]：IDA0I--位位位位位位位位位位位位位位SFR地址7-0：IDA0[9:2]：IDA0RRRRRR位位位位位位RRRRRR位位位位位位位位 SFR地址7-6：IDA0[1:0]：10IDA025-0：未使用。读=000000b。写=: C8051F336/8的电压基准MUX可以被配置为连接到外部电压基准、电压基准或电源VDD（101。基准控制寄存器（SFR10.1）REFSL位选择ADC的基准源。选择使用外部或基准时，REFSL位应被设置为0，以选择VREF引脚；选择VDD作为基准源时，REFSL应被置1。中的BIASE位控制偏置电压发生器，片内很多模拟外设都要用到它。当任何一个需要它的外设被使能时，偏压发生器被自动使能。也可以通过向BIASE位写1来使能偏置电压发生器，表6.10给出了电压基准电路的电气特性。1.2V、温度稳定性好的带隙电压基准发生器和一个两倍增益的输出缓冲放大器。电压基准可以被驱动输出到VREF引脚，这可通过将寄存器中的REFBE位置1来实现。VREF引脚对地的负载电流应小于200µA。当使用电压基准时，建议在VREF和GND之间跨接0.1µF和4.7µF的旁路电容。如果不使用基准，REFBE位应被清0。表6.10给出了电压基准的电气特性。VREF引脚的位置以及如何将该引脚配置为模拟输入和使交叉开关跳过该引脚的详细信息，见“20.端口输入/输出”。: 00 +4.70.1(10.1电压基准功能框: RRRR位位位位位RRRR位位位位位位位位 SFR地址7-4：未用。读0000b=位 REFSL：电压基准选0：VREF引脚作为电压基准1：VDD作为电压基准。位 TEMPE：温度传感器使能 位 位 基准缓冲器使能。----: （CP0ACP0+CP0+CP0-同步电01010CP0101交叉开11.1比较器0功能: 比较器的输出可以被查询，可以作为中断源，也可以被连到端口引脚。当被连到端口引脚时，比较器的输出可以是与系统时钟同步的或者是不同步的。即使在停机方式（系统时钟停止，异步输出信号仍然可用。当被时，比较器输出（如果已通过交叉开关分配了I/O引脚2302V到D)可以通过对寄存器CPT0MD（见SFR定义11.2）编程来设置比较器的响应时间。选择较+_正向回(用CP0HYP位编程

负向回(用CP0HYN位编程

负向回

最大负向回差电正向回 最大正向回差电11.2比较器回差电压比较器的回差电压可以通过比较器控制寄存器（）用编程。用户既可以对回使用比较器控制寄存器（SFR11.1）3-0对比较器的回差值进行编程。CP0HYN11.220mV、10mV5mV的负向回差电压值，或者负向回差电压。类似地，通过编程CP0HYP位设置正向回差电在比较器输出的上升沿和下降沿都可以产生中断。CP0FIF中断标志在比较器的下降沿置1，CP0RIF中断标志在比较器的上升沿置1。这些位一旦被置1，将一直保持1状态直到被软件清除。通过将CP0RIE设置为逻辑1来允许比较器上升沿中断，通过将CP0FIE设置为逻辑1来允许比较器下降沿中断。: 可以在任意时刻通过CP0OUT位得到比较器的输出状态通过置位CP0EN位来使能比较器，通过将该位清0来比较器。注意：在对比较器上电或改变比较器的回差电压或响应时间控制位时，可能产生假上升R位位位位位R位位位位位位位位SFR地址 位 CP0OUT：比较器0输出状态标位5： CP0RIF：比较器0上升沿中断标志，必须用 清0。位4： CP0FIF：比较器0下降沿中断标志，必须用 清0位3-2： CP0HYP[1:0]：比较器0正向回差电压控制位 01：正向回差电压5mV10：正向回差电压10mV11：正向回差电压=20mV位1- CP0HYN[1:0]：比较器0负向回差电压控制 01：负向回差电压5mV10：负向回差电压10mV11：负向回差电压=20mV: RRRR位位位位位RRRR位位位位位位位位SFR地址7-6：未用。读00b=位 CP0RIE：比较器0上升沿中断允位 CP0FIE：比较器0下降沿中断允1：比较器0下降沿中断允许3-2：未用。读=00b，写=忽略。1-0CP0MD[1:0]：比较器0方式选择----: 比较C8051F336/7/8/9器件包含一个模拟输入多路器，将端口I/O连接到比较器输入。比0的输入CPT0MX寄存器（SFR11.3）来选择。CMX0P1CMX0P0位选择比较器0的正输入；CMX0N1CMX0N0位选择比较0的负输入。注意：被选择为比较器输入口引脚（有关端口配置的详细信息见“20.6和配置端口I/O: 位位位位位位位位位位位位位位位SFR地址7-4CMX0N[3:0]:0MUX3-0CMX0P[3:0]:0正输MUXP2.1（仅P2.3（仅1010-无P2.0（仅P2.2（仅1010-无: 择比较0的正输入；CMX0N1CMX0N0位选择比较0的负输入。注意：被选择为比较脚，有关端口配置的详细信息见“14.3通用端口IO”。: CIP-51MCU系统控制器的内核CIP-51微控制器。CIP-51MCS-51TM指令集完全兼容，可以使用标准803x/805x的汇编器和编译器进行开发。该系列MCU具有标准8051的所有外设的一个超集。CIP-51还包含片内调试硬件（26章，以及与模拟和数字子系统的直接接口，在一个集成电路内提供了完整的或控制系统解决方案。功能，大大增强了它的处理能力（见图12.1的原理框图。CIP-51具有下列特点：MCS-510~25MHz256字节数据总数据总

程序和数据器安数据总(256X数据总(256X数据总SFRSFR器地复逻系统中时仿真中停空中断接器控SFRSFR接累加器程序地址寄存程序计数数据指堆栈指针数据总: 性的1中，除L和V以外所有指令都需要2或4个系统时钟周期，并且通常最大系统时钟频率为12MHz。而对于CI51内核，70%的指令的执行时间为1或2个系统时钟周期，没有CIP-51工作在最大系统时钟频25MHz时，它的峰值速度达到25MIPSCIP-51执行周期123458指令573121编程和调试对FLASH程序器的在系统编程和与片内调试支持逻辑的通信是通过SiliconLabs（包括中断服务程序）命令，支持检查程序调用堆栈及读/写寄存器和器。这种片内调试RAMC2接口的详细信息见“26.C2接口”。（IDE，通过C2接口连接，提供快速和有效的在系统编程和调试。也有第的宏汇编器和C编译器可CIP-51系统控制器的指令集与标准MCS-51TM指令集完全兼容，可以使用标准8051的开发工具开发CIP-51的。所有的CIP-51指令在二进制码和功能上与同类的MCS-51TM产品PSW8051不同。指令CPU8051212个时钟周期之间。但是CIP-51只基于时钟周期，所有指令时序都以时钟周期计算。12.1CIP-51指: 12.1CIP-51指令助记功能说字节周期算术操作类ADD11ADD22ADD间址RAM12ADD22ADDC寄存器加到累加器(带进位11ADDC直接寻址字节加到累加器(带进位22ADDC间址RAM加到累加器(带进位12ADDC立即数加到累加器(带进位22SUBB累加器减去寄存器(带借位11SUBB累加器减去直接寻址字节(带借位22SUBB累加器减去间址RAM(带借位12SUBB累加器减去立即数(带借位22INC11INC11INC22INC间址RAM12DEC11DEC11DEC22DEC间址RAM12INC11MUL累加器与寄存器B14DIV累加器除以寄存器18DA11逻辑操作类ANL11ANL22ANL间址RAM“与”到累12ANL22ANL22ANL33ORL11ORL22ORL间址RAM“或”到累12ORL22ORL22ORL33XRL11XRL22XRL间址RAM“异或”到累12XRL22XRL22XRL3311CPL111111: 助记功能说字节时周期1111SWAP11数据传送类MOV11MOV22MOV间址RAM12MOV22MOV11MOV22MOV22MOV22MOV22MOV33MOV间址RAM22MOV33MOV12MOV22MOV22MOV33MOVC相对于DPTR13MOVC13MOVX外部RAM(8位地址)传送到13MOVX13MOVX外部RAM(16位地址)传送到累加13MOVX13PUSH22POP22XCH11XCH22XCH间址RAM12XCHD间址RAM12CLR11CLR22SETB11SETB22CPL11CPL22ANL22ANL22ORL22ORL22MOV22MOV22JC2JNC2JB3JNB3JBC3: 助记功能说字节时周期控制转移类ACALL23LCALL341515AJMP23LJMP34SJMP短转移（相对地址23JMP相对DPTR13JZ2JNZ2CJNE3CJNE3CJNE3CJNE比较立即数与间接寻址RAM，不相等则32DJNZ311（0xA5SFR地址（0x80-0xFF#data8#data1616bit–RAMSFR节处于同一个2K字节的程序 RAM地址（0x00-0x7F）direct–8Rn–R0-R7@RiR0R1RAMrel相对于下一条指令第一个字节的8位有符号（2的补码）偏移量。SJMP和所有条寄存器、操作数和寻址方: CIP-51寄存下面对与CIP-51系统控制器操作有关的SFR加以说明。保留位不应被置为逻辑1。将来0以选择缺省状态。有关其它SFR的详细说明见本数据表中与它们对应的系统功能相关的章节。7-0：DPLDPL16位数据指针（DPTR）的低字节。DPTR用于7-0：DPLDPL16位数据指针（DPTR）的低字节。DPTR用于器或XRAM。位位位位位位位位SFR地址7-0：DPH7-0：DPH 器或XRAM位位位位位位位位SFR地址7-0：SPPUSH1。SP7-0：SPPUSH1。SP寄存器复位后的默认值为0x07。位位位位位位位位SFR地址: 7-0：ACCSFR定义 7-0：ACC位位位位位位位位(可位寻址SFR地址7-0：B：BSFR定义7-0：B：B位位位位位位位位(可位寻址SFR地址: (可位寻址 位(可位寻址 位 CY：进位标志术操作将其清0。位 AC：辅助进位标志其它算术操作将其清0。位 F0：用户标志0 4-3：RS1-RS0 位 OV：溢出标志ADD、ADDC或SUBBMUL指令引起溢出（结果大于255位1： F1：用户标志1。 位 PARITY：奇偶标志R位位位位位位位位SFR地址000011102113: CIP-51系统控制器的器组织与标准8051的器组织类似。有两个独立的器空间：程序器和数据器。程序和数据器共享同一个地址空间，但用不同的指令类型。CIP-51的器组织如图13.1所示。图13.1 器组: 程序CIP-51有64KB的程序器空间。C8051F336/7/8/9在这个程序器空间中实现了16KB的可在系统编程的FLASH器，组织在续的块内（0x0000~0x3DFF。地址0x3DFF为器件的锁定字节，0x3DFF以上的地址被保留。图13.2FLASH程序器结构MOVX指令和程序8051器件的MOVX指令通常用于外部数据器。在C8051F336/7/8/9器件中，MOVX指令一般用于读和写片内XRAM，但也可以被配置为写和擦除片内FLASH器空FLASH特性为C8051F336/7/8/9提供了由用户程序更新程序代码和将程序器空间用于非易失性数据的机制，详见“16.FLASH器”。数据C8051F336/7/8/9有768字节的RAM数据器。该器中有256字节被（XRAMRAMCIP-51的数据器空间中有256字节的RAM位于地址0x00到0xFF的地址空间。数据器中的低128字节用于通用寄存器和临时器。可以用直接或间接寻址方式接下来的16字节，从地址0x20到0x2F，既可以按字节寻址又可以作为128个位地址用直接 : 据相同的地址空间，但物理上与SFR空间是分开的。当寻址高于0x7F的地址时，指令所用的寻址方式决定了CPU是数据器的高128字节还是SFR。使用直接寻址方式的指令将SFR空间，间接寻址高于0x7F地址的指令将数据器的高128字节。图13.1给出了C8051F336/7/8/9数据器组织的示意图。通用寄存这允许在进入子程序或中断服务程序时进行快速现场切换。间接寻址方式使用R0R1作为位寻址空除了直接按字节组织的数据器外，从0x20到0x2F的16个数据器单元还可以作为128个独立寻址位。每个位有一个位地址，从0x00到0x7F。位于地址0x20的数据字节的0具有0x000x20的数据字节的位70x07。位0x2F的数据字节的位7具有位地址0x7F。由所用指令的类型来区分是位寻址还是字节寻址。MCS-51TMXXB的形式替代位地址，XX为字节地址，B为寻址位在字 C，22.3堆0x070x08，1的第一个寄存器（R0。如果使用不止一个寄存器区，SP应被初始化为数据器中不用于数据的位置。堆栈深度最大可达256字节。C8051F336/7/8/9器件有到外部数据器空间的512字节RAM。可以用外部传送指令（MOVX）和数据指针（DPTR）这些地址单元，或者通过使用R0或R1用间接@R1，字节由外部器接口控制寄存器（，如SFR定义13.1所示）提供。注：MOVX指令还用于写FLASH器，详见第11章。缺省情况下MOVX指令XRAM。对于16位MOVX操作（@DPTR16位外部数据器地址的高7位是被“忽略”的。0x0000XRAM0x0200、0x0400、0x0600、0x0800等地址。在进: 位位位位位位位位位位位 SFR地址7-10000000b=位 PGSEL：XRAM页选择8MOVX命令时，XRAM16位外部数据址的高字实际上是选择一个256字节的RAM页。由于该寄存器的未 的XRAM页0x0100~0x01FF-------: 从0x80到0xFF的直接寻址器空间为特殊功能寄存器（SFR。SFR提供对这就允许在保证与MCS-51TM指令集兼容的前提下增加新的功能。表14.1列出了C8051F336/7/8/9器件中的全部SFR。SFR地址以0x0或0x8结尾的SFR（例如P0、TCON、P1、SCON0、IE等）既可以按字节寻址也SFR只能按字节寻址。SFR空间中未使用的地址保留为将来使用，的相关部分（表14.2中已标明。表14.1特殊功能寄存器器映B : 14.2特殊功能寄存寄存地说页AMUX0负通道选择寄存AMUX0正通道选择寄存BBFLASH锁定和关键码寄FLASH器时序预分频INT0/INT1配置寄存: 12.3特殊功能寄存器（续寄存地说页PCA配置寄存SMBus从地址掩码寄存SMBus从地址寄存SMBus配置寄存SMBus控制寄存SMBus数据寄存: 12.3特殊功能寄存器（续寄存地说页VDD监视器控制寄: SFR中有一个或多个中断标志。当一个外设或外部源满足有效的中断条件时，相应的中断标志被置为逻辑1。ISRRETI指令结束，使程序回到中断前执行的那条指令的下一条指令。如果中断未被允许，中断标志将被硬件忽略，程序继续正常执行。中断标志置1与否不受中断允许/状态的影响。每个中断源都可以用一个SFR（IE–EIE1）中的相关中断允许位来允许或，但是必EA位（IE.7）1，以保证每个单独的中断允许位有效。不管每个中断允许位的设置如何，清0EA位将所有中断。在EA位被清0期间所发生的中断请求被挂起，直到EA位被置1后才能得到服务。注意：任何使EA位清0的指令的后面都应跟随一条具有两个或操作码字节的指令。//用CEA0;//清‘0’EAEA0;//;;清‘0’EA;如果一个中断在“CLREA”指令（EA0的指令）的执行阶段有效，并且该0值。如果“CLREA”指令后面是一条多周期的指令，则中断不会被响应。然保持置位状态，则会立即产生一个新的中断请求，CPU将在执行完下一条指令后再次进入ISR。: MCU中断源C8051F336/7/8/9MCU支持14个中断源。可以通过将任何一个中断标志设置为逻辑1来模拟一个中断。如果中断标志被允许，系统将产生一个中断请求，CPU将转向与该中断标中断优先同，则由固定的优先级顺序决定哪一个中断先得到服务（15.1。中断响应期完成对ISR的长调用（LCALL。如果中断标志有效时CPU正在执行RETI指令，则需要再或新中断具有较高优先级）发生在CPU正在执行RETI指令，而下一条指令是DIV的情况。18个系统时钟周期：1个时钟周期检测中断，5个时钟周期执行RETI，8个时钟周期完成DIV指令，4个时钟周期执行对ISR的长调用（LCALL。如CPUISRISR执行完（包括RETI和下一条指令）才能得到服务。: 15.1中断一览向中断标清中断允控无0IE0YYEX0PX01TF0YYET0PT02IE1YYEX1PX13TF1YYET1PT14TI0YNES0PS05TF2H TF2L YNET2PT26SPIF WCOL MODF YN7SI YN8无9 YN YNCF CCFn YN NN NN: SFR定义 IE：中断允许寄存位位位位位位位位(可位寻址SFR地址位 EA：允许所有中断 位6： 1：允许SPI0的中断请求。位 ET2：定时器2中断允许位 位4： ES0：UART0中断允许位。 位 ET1：定时器1中断允许位 位2： EX1：外部中断1允许位。 位1： ET0：定时器0中断允许位。 位0： EX0：外部中断0允许位。 : SFR定义 IP：中断优先级寄存R-位位位位位位位位(可位寻址SFR地址位 位6：PSPI0：串行外设接口（SPI0）中断优先级控制该位设置SPI0中断的优先级。位5：PT2：定时器2中断优先级控制4：PS0UART0中断优先级控制。0：UART0为低优先级。位3： PT1：定时器1中断优先级控制1：定时器1为高优先级。位2： 1：外部中断1为高优先级。位1： 1：定时器0为高优先级。位0： : SFR定义 EIE1：扩展中断允许 位 位 位 位 位 位 位 位 SFR地址位 ET3：定时器3中断允许 位6： 保留。读=0b，必须写0。位5： ECP0：比较器0（CP0）中断允许位该位设置CP0 。0：CP0中断位4： 该位设置PCA0的中断 3：EADC0：ADC0转换结束中断允许位ADC0转换结束中断。0：ADC0转换结束中断。1：允许AD0INT标志的中断请求。2：EWADC0：ADC0窗口比较中断允许位 位1： 位0： ESMB0：SMBus中断允许位该位设置SMBus（SMB0）的中 SMB01：允许SMB0的中断请: SFR定义 EIP1：扩展中断优先级 位 位 位 位 位 位 位 位 SFR地址位7：PT3：定时器3中断优先级控制6：保留。读=0b，必须写0。5：PCP00（CP0）中断优先级控制该位设置CP0中断的优先级。位4：PPCA0：可编程计数器阵列（PCA0）中断优先级控制该位设置PCA0中断的优先级。0：PCA0中断为低优先1：PCA0中断为高优先3：PADC0：ADC0转换结束中断优先级控制0：ADC0转换结束中断为低优先级。1：ADC0转换结束中断为高优先级位2： 该位设置ADC0窗口中断的优先级。0：ADC0窗口中断为低优先级。1：ADC0窗口中断为高优先级。位1： 位0： 该位设置SMB0中断的优先级。0：SMB0中断为低优先级。1：SMB0中断为高优先: 外部两个外部中断源/INT0和/INT1可被配置为低电平有效或高电平有效，边沿触发或电平触还是低电平有效；TCONIT0IT1用于选择电平或边沿触发（见“24.10和定时器1。下面的表列出了可能的配置组合。/INT010110001/INT110110001/INT0和/INT1所使用的端口引脚在IT01CF寄存器中定（SFR155INT0和/INT0端口引脚分配与交叉开关的设置无关。/INT0和/INT1监视分配给它们的端口引脚，不影响被交叉开关分配了相同引脚的外设。如果要将一个端口引脚只分配给/INT0或/INT1，XBR0中的相应位来实现（有关配置交叉开关的详细信息见“20.3优先权交叉开关译。被配置为电平触发时，在输入有效期间（根据极性控制位IN0PL或IN1PL的定义）中断标志10状态。电平触发的外部中断源必须ISR返回前必须使该中断请求无效，否则将产生: 位位位位位位位位位位位位SFR地址位 6-4：IN1SL2-0：/INT1/INT1将监视分配给它的端口引脚，但不影响被交叉开关分配了相同引脚的外设。如果将交叉开关配置为跳过这个引脚（通过将寄存器P0SKIP中的对应位置1来实现，则该引脚将不会被分配给外设。位 2-0：IN0SL2-0：/INT0/INT0将监视分配给它的端口引脚，但不影响被交叉开关分配了相同引脚的外设。如果将交叉开关配置为跳过这个引脚（通过将寄存器P0SKIP中的对应位置1来实现，则该引脚将不会被分配给外设。IN1SL2-IN0SL2-: FLASHFLASH01状态。在进行重新编程之前，一般要将0xFF数据查询来判断写/擦除操作何时结束。在FLASH写/擦除操作期间，程序停止执行。参见表6.5的FLASH器电气特性FLASH器编对FLASH器编程的最简单的方法是使用由SiliconLabs公司或第供应商提供的C2FLASH程序器编程的C2命令的详细信息见“26.C2接口”。为了保证FLASH内容的正确性，强烈建议在使用用户对FLASH器进行写和/或擦除操作的系统中使能片内VDD监视器。详见16.4节。FLASH从用户写和擦除FLASH受FLASH锁定和关键码功能的保护。在进行FLASH操作了错误的关键码，FLASH写和擦除操作将被，直到下一次系统复位。如果在正确写入关操作之后，FLASHFLASH写或擦除操作之前，必须重新写关键码。FLKEY寄存器的详细说明见SFR16.2。FLASH可以用使用MOVX指令对FLASH器编程象一般的操作数一样为MOVX指令提供待编程的地址和数据字节。在使用MOVX指令对FLASH器写入之前，必须先允许FLASH写操作。允许FLASH写操作的过程是：1）将程序写允许位PSSCTL.0）设置为逻辑1（这将使MOVX操作指向目标FLASH器）；2）按顺序向FLASH锁定寄存器（FLKEY）写入FLASH关键码。PSWE位将保持置位状态，直到被清除。写FLASH器可以清除数据位，但不能使数据位置1，只有擦除操作能将FLASH中的数据位置1。所以在写入新值之前，必须先擦除待编程的地址。FLASH器是以512字0xFF中断（建议这样做PSEEPSWE向FLKEY写第一个关键码：0xA5向FLKEY写第二个关键码：0xF1用MOVX: FLASH中断（建议这样做PSCTLPSWE位向FLKEY写第一个关键码：0xA5向FLKEY写第二个关键码：0xF1用MOVXPSWE位重复步骤5-7，直到写完每个字成了对FLASH的数据写入后，PSWE位应被清0，以使MOVX指令不再指向程序器。非易失性数据FLASH器除了用于程序代码之外还可以用于非易失性数据。这就允许在程序运行时计算并类似标定系数这样的数据。数据写入时用MOVX指令，读出时用MOVC指令。注意：MOVX读指令总是指向XRAM。: 安全码和常数被。程序器写允许（PSCTL寄存器中的PSWE）和程序器擦除允许器的内容之前，PSWE必须被置为逻辑1；在用擦除FLASH器之前，PSWE位和PSEE位都必须被置为逻辑1。此外，CIP-51还提供了可以防止通过C2接口或修改保存在FLASH用户空间的最后一个字节中的安全锁定字节保护FLASH器，使其不~0x01FF）开始锁定n512FLASH页，其中n是安全锁定字节的反码。注意：在没有其FLASH页被锁定时（1FLASH安全锁定字节的页被解FLASH页被锁定时（0，FLASH