计算机组成原理课程设计_乘除法运算

1、计算机组成原理课程设计报告班级：班 姓名：学号：完成时间：一、课程设计目的1 .在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系；2 .通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念；3 .培养综合实践及独立分析、解决问题的能力。二、课程设计的任务针对COP2000实验仪，从详细了解该模型机的指令 /微指令系统入手，以实现乘法和 除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写 对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。三

2、、 课程设计使用的设备（环境）1 .硬件COP2000实验仪PC机2 .软件COP2000仿真软件四、课程设计的具体内容 （步骤）1详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现 该模型机指令系统的特点：总体概述COP2000模型机包括了一个标准 CPU所具备所有部件，这些部件包括：运算器ALU、 累加器A、工作寄存器 W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器 PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口 IN、输出端口寄存 器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM ,以及 中断控

3、制电路、跳转控制电路。其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。微程序控制部分也可以用组合逻辑控制来代替。模型机为8位机，数据总线、地址总线都为8位，但其工作原理与16位机相同。相比 而言8位机实验减少了烦琐的连线，但其原理却更容易被学生理解、吸收。模型机的指令码为 8位，根据指令类型的不同，可以有0到2个操作数。指令码的最 低两位用来选择 R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序 存储器，找到执行该指令的微程序。而在组合逻辑控制方式中，按时序用指令码产生相应 的控制位。在本模型机中，一条指令最多分四个状态周期，一个

4、状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。模型机的缺省的指令集分几大类：算术运算指令、逻辑运算指令、移位指令、数据传输指令、跳转指令、中断返回指令、输入/输出指令。模型机的寻址方式表1模型机的寻址方式模型机的寻址方式寻址方式说明指令举例指令说明累加器寻址操作数为累加器ACPL A将累加器A的值取反隐含寻址累加器AOUT将累加器A的值输出到输出端口寄存器OUT寄存器寻址参与运算的数据在R0R3的寄存器中ADD A,R0将寄存器R0的值加上累加器A的值，再存入累加器A中寄存器间接寻

5、址参与运算的数据在存 储器EM中，数据的地址在寄存器R0-R3中MOV A,R1将寄存器R1的值作为地 址，把存储器EM中该 地址的内容送入累加器A中存储器直接寻址参与运算的数据在存 储器EM中，数据的地 址为指令的操作数。AND A,40H将存储器EM中40H单 元的数据与累加器 A的 值作逻辑与运算，结果 存入累加器A立即数寻址参与运算的数据为指 令的操作数。SUB A,#10H从累加器A中减去立即数10H，结果存入累加器A该模型机微指令系统的特点 （包括其微指令格式的说明等 ）：该模型机的微命令是以直接表示法进行编码的，其特点是操作控制字段中的每一位代表一个微命令。这种方法的优点是简单直

6、观 ，其输出直接用于控制。缺点是微指令字较长 因而使控制存储器容量较大 。 微指令格式的说明模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。微程序控制器由微程序给出24位控制信号，而微程序的地址又是由指令码提供的，也就是说24位控制信号是由指令码确定的 。该模型机的微指令的长度为 24位，其中微指 令中只含有微命令字段 ，没有微地址字段。其中微命令字段采用直接按位的表示法，哪位为0,表示选中该微操作，而微程序的地址则由指令码指定 。这24位操作控制信号的功能如表2所示:（按控制信号从左到右的顺序依次说明）表2微指令控制信号的功能操作控制信号控制信号的说明XRD

7、外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读 数据。EMWR程序存储器EM与信号。EMRD程序存储器EM读信号。PCOE将程序计数器 PC的值送到地址总线 ABUS上。EMEN将程序存储器 EM与数据总线DBUS接通，由EMWR和EMRD决定 是将DBUS数据写到EM中，还是从EM读出数据送到 DBUS。IREN将程序存储器EM读出的数据打入指令寄存器 IR和微指令计数器 卩PC。EINT中断返回时清除中断响应和中断请求标志，便于下次中断。ELPPC打入允许，与指令寄存器的IR3、IR2位结合,控制程序跳转。MAREN将数据总线DBUS上数据打入地址寄存器 MAR。MAROE

8、将地址寄存器MAR的值送到地址总线 ABUS上。OUTEN将数据总线DBUS上数据送到输出端口寄存器 OUT里。STEN将数据总线DBUS上数据存入堆栈寄存器 ST中。RRD读寄存器组R0R3 ,寄存器R?的选择由指令的最低两位决定。RWR写寄存器组R0R3 ,寄存器R?的选择由指令的最低两位决定。CN决疋运算器是否带进位移位 ，CN-1带进位，CN-0不带进位。FEN将标志位存入ALU内部的标志寄存器。X2X2、XI、X0三位组合来译码选择将数据送到DBUS上的寄存器。X1X0WEN将数据总线DBUS的值打入工作寄存器 W中。AEN将数据总线DBUS的值打入累加器A中。S2S2、S1、S0三

9、位组合决定 ALU做何种运算。COP2000中有7个寄存器可以向数据总线输出数据，但在某一特定时刻只能有一个寄存器输出数据由X2,X1,X0决定那一个寄存器输出数据 。X2 X1 X0输出寄存器0 0 0IN_OE外部输入门0 0 1IA_OE中断向量0 1 0ST_OE堆栈寄存器0 1 1PC_OEPC寄存器1 0 0D_OE直通门1 0 1R_OE右移门1 1 0L_OE左移门1 1 1没有输出COP2000中的运算器由一片 EPLD实现有8种运算,通过S2,S1,S0来选择。运算数 据由寄存器A及寄存器 W给出，运算结果输出到直通门 D。S2 S1 S0功能0 0 0A+W加0 0 1A

10、-W减0 1 0A|W或0 1 1A&W与1 0 0A+W+C带进位加1 0 1A-W-C带进位减1 1 0AA取反1 1 1A输出A2.计算机中实现乘法和除法的原理(1 )无符号乘法算法流程图：输入被乘数、乘数，初始 化过程积.专业.整理输出结果OUT被乘数左移一位 乘数右移一位硬件原理框图判断乘数是否为零判断乘数最后一位是否为1R0R1被乘数R2 乘数R3乘数右移被乘数左移输入被除数，除数初始化商为0,过程除数先初始化等于除数(2)无符号除法算法流程图过程除数左移一位过程除数右移一 位；商左移一位结束硬件原理框图被除数减去过程除数得到新的被 除数过程除数右移一位；商左移一 位并且加

11、1左移、右移过程 除数R0被除数R1R2商R3 存除数3 .对应于以上算法如何分配使用COP2000实验仪中的硬件（初步分配，设计完成后再将准确的使用情况填写在此处）（1）无符号乘法的硬件分配情况硬件名称实现算法功能描述寄存器R0计算时用来存放过程积和结果积寄存器R1 初始化时，用来存放被乘数; 在程序执行的过程中，用来存放向左移位后的被乘数。寄存器R2 初始化时，用来存放乘数; 在程序执行的过程中，用来存放向右移位后的乘数 。累加器A执行 ADD A,R?（加法）、SHL R?（左移一位）、SHRR?（右移一位）等命令时所必须使用的寄存器 。寄存器W执行ADD A,R?（加法）、CHECK

12、R?,#ll （检测乘数最后一位是否为1 ）等双操作数命令时所必须使用的寄存器。左移门L用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线 。直通门D用来控制ALU的执行结果是否输出到数据总线。右移门R用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线 。程序计数器PC 控制程序按顺序正常执行； 当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。 当要从EM中读取数据时，由PC提供地址。存储器EM存储指令和数据。微程序计数器uPC向微程序存储器提供相应微指令的地址。微程序存储器uM存储相应指令的微指令。输出寄存器OUT将运算结

13、果（R0）输出到输出寄存器OUT。堆栈ST当存储于累加器 A的值将要受到破坏时，将其数据保存在 堆栈ST中，使程序能够正常地执行。（2 ）无符号除法无符号除法对应于 COP2000实验仪的硬件具体分配使用情况如下表所示表4 无符号除法的硬件分配情况硬件名称实现算法功能描述寄存器R0 初始化时，用来存放除数 在程序执行过程中，用来存放向右移位后的过程除数寄存器R1初始化时，用来存放被除数;寄存器R2在程序执行过程中，用来保存当前算得的商。寄存器R3初始化时，用来保存除数，运算过程中其值也不改变。累加器A 计算时用来存放中间结果； 执行CMP R?,A（比较）SUB A,R?（减法）等命令时所必

14、须使用的寄存器。寄存器W执行SUB A,R?（减法）等双操作数命令时所必须使用的 寄存器。左移门L用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线 。直通门D用来控制ALU的执行结果是否输出到数据总线。右移门R用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。程序计数器PC 控制程序按顺序正常执行； 当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。 当要从EM中读取数据时，由PC提供地址。存储器EM存储指令和数据。微程序计数器uPC向微程序存储器 UM提供相应微指令的地址。微程序存储器 uM存储相应指令的微指令。输出寄存

15、器OUT将运算结果输出到输出寄存器OUT （ R2 :商，R1 :余数）。堆栈ST当存储于累加器 A的值将要受到破坏时，将其数据保存在 堆栈ST中，使程序能够正常地执行。4 .在COP2000集成开发环境下设计全新的指令 /微指令系统 设计结果如表所示（可按需要增删表项）（1） 新的指令集（如果针对乘除法设计了两个不同指令集要分别列表）助记符机器码1机指令说明器码2_FATCH_000000XX00-03实验机占用，不可修改。复位后，所有寄存器清0， 首先执行_FATCH_指令取指MOVR?,#II000001XX04-07II将立即数II送到寄存器R?中MOVA,R?000010XX08-0

16、B将寄存器R?的值送到累加器A中ADDR?,A000011XX0C-0F将寄存器R?的值加入累加器A中ADDR?,#II000100XX10-13II将立即数II加入寄存器R冲SUBR?,A000101XX14-17从累加器A中减去寄存器R?的值CHECK R?,#ll000110XX18-1BIIJMPMM000111XX1C-1FMMZF=1，跳转JC MM001000XX20-23MMCF=1，跳转JZ MM001001XX24-27MM无条件跳转未使用001010XX28-2BSHLR?001011XX2C-2F左移SHRR?001100XX30-33右移CMPR?,A001101XX

17、34-37比较OUTR?001110XX38-3B输出(2) 新的微指令集助记符状态微地址微程序数据输岀数据打入地址输岀运算器移位控制PpcPCFATCHT000CBFFFF浮空指令寄存器PC输出A输出写入+1IR01FFFFFF浮空浮空A输出+ 102FFFFFF浮空浮空A输出+103FFFFFF浮空浮空A输出+1MOV R?,#llT104C7FBFF存储器值寄存器R?PC输出A输出+1EMTO05CBFFFF浮空指令寄存器PC输出A输出写入+1IR06FFFFFF浮空浮空A输出+107FFFFFF浮空浮空A输出+1MOV A,R?T108FFF7F7寄存器值寄存器W浮空A输出+1R?TO

18、09CBFFFF浮空指令寄存器PC输出A输出+1IR0AFFFFFF浮空浮空A输出+10BFFFFFF浮空浮空A输出+1ADD R?,AT20CFFF7EF寄存器R?寄存器W浮空A输出+1T10DFFFA98ALU直通寄存器R?浮空加运算+1标志位c,zTO0ECBFFFF浮空指令寄存器PC输出A输出写入+1IR0FFFFFFF浮空浮空A输出+1ADD R?,#llT310FFF7F7寄存器值寄存器A浮空A输出+1R?T211C7FFEF存储器值EM寄存器WPC输出A输出写入+1T112FFFA98ALU直通寄存器R?浮空加运算+1标志位C,ZTO13CBFFFF浮空指令寄存器PC输出A输出写

19、入+1IRSUB R?,AT314FFFF8FALU直通寄存器W浮空A输出+1T215FFF7F7寄存器R?寄存器A浮空A输出+1T116FFFA99ALU直通寄存器R?浮空减运算+1标志位C,ZTO17CBFFFF浮空指令寄存器PC输出A输出写入+1IRCHECKT318C7FFEF存储器值寄存器WPC输出A输出+1+1R?,#llEMT219FFF7F7寄存器值寄存器A浮空A输出+1R?T11AFFFE93ALU直通寄存器A标浮空与运算+1志位C,ZTO1BCBFFFF浮空指令寄存器PC输出A输出写入+1IRJMP MMT11CC6FFFF存储器EM寄存器PCPC输出A输出+1写入TO1D

20、CBFFFF浮空指令寄存器PC输出A输出写入+1IR1EFFFFFF浮空浮空A输出+11FFFFFFF浮空浮空A输出+1JC MMT120C6FFFF存储器值寄存器PCPC输出A输出+1写入EMTO21CBFFFF浮空指令寄存器PC输出A输出写入+1IR22FFFFFF浮空浮空A输出+123FFFFFF浮空浮空A输出+1JZ MMT124C6FFFF存储器值寄存器PCPC输出A输出+1写入EMTO25CBFFFF浮空指令寄存器PC输出A输出写入+1IR未使用26FFFFFF浮空浮空A输出+107FFFFFF浮空浮空A输出+128FFFFFF浮空浮空A输出+129FFFFFF浮空浮空A输出+12

21、AFFFFFF浮空浮空A输出+12BFFFFFF浮空浮空A输出+1SHL R?T22CFFF7F7寄存器值寄存器A浮空A输出+1R?T12DFFF9DFALU左移寄存器R?浮空A输出左移+1T02ECBFFFF浮空指令寄存器IRPC输出A输出写入+12FFFFFFF浮空浮空A输出+1SHR R?T230FFF7F7寄存器值寄存器A浮空A输出+1R?T131FFF9BFALU右移寄存器R?浮空A输出右移+1T032CBFFFF浮空指令寄存器PC输出A输出写入+1IRCMP R?,AT334FFFF8FALU直通寄存器W浮空A输出+1T235FFF7F7寄存器值寄存器A浮空A输出+1R?T136F

22、FFE99ALU直通标志位C,Z浮空减运算+1T037CBFFFF浮空指令寄存器PC输出A输出写入+1IROUT R?T238FFD7FF寄存器值用户OUT浮空A输出+1R?T139FFD7F7寄存器值寄存器A浮空A输出+1R?用户OUTT03ACBFFFF浮空指令寄存器PC输出A输出写入+1IR3BFFFFFF浮空浮空A输出+15.设计完成的新指令集编写实现无符号二进制乘法、除法功能的汇编语言程序(1)乘法4位乘法的算法流程图与汇编语言程序清单乘法算法流程图输入被乘数、乘数，初始 化过程积.专业.整理输出结果OUT被乘数左移一位 乘数右移一位汇编语言程序MOV R0,#00H;中间积MOV

23、R1,#9；被乘数MOV R2,#6;乘数LAB :CHECK R2,#0FHJZ LASTCHECK R2,#01HJZ NEXTMOV A,R1ADD R0,ANEXT :SHL R1SHR R2JMP LABLAST :OUT ROLAST1 : JMP LAST1(2)除法4位除法的算法流程图与汇编语言程序清单除法算法流程图：结束过程除数右移一 位；商左移一位被除数减去过程除数得到新的被 除数过程除数右移一位；商左移一 位并且加1汇编语言程序MOV R0,#8;过程除数MOV R1,#33初始化被除数MOV R2,#0;初始化商MOV R3,#8; R3用于保存除数，值不改变CHECK

24、 R0,#0FHJZ LASTLOOP:CHECK R0,#80HJZ LOOP1JMP BEGINLOOP1:SHL ROJMP LOOPBEGIN:MOV A,R3CMP R0,AJC LASTMOV A,R0CMP R1,AJC ONEMOV A,R0SUB R1,ASHL R2ADD R2,#1SHR ROJMP BEGINONE:SHL R2SHR ROJMP BEGINLAST:OUT R2LAST1:JMP LAST16 .上述程序的运行情况 （跟踪结果）按下表填写描述以上各程序运行情况的内容。按每个程序一张表进行程序运行的过程无符号乘法汇编指令程序地址机器码指令说明微程序PCP

25、PC运行时寄存器或存储器的值MOV R0，#0000400初始化过程积C7FBFF0104R0=00H01CBFFFF0205MOV R1,#9020509初始化被乘数C7FBFF0304R仁 09H03CBFFFF0405MOV R2,#6040606初始化乘数C7FBFF0504R2-06H05CBFFFF0605LAB:061A0F检测乘数是否为 0 （将0FHC7FFEF0718W-0FHCHECKR2 ,07送至寄存器W,将R2送至寄FFF7F70819A-06H#0FH存器A中，进行与运算，FFFE93081A结果由D送至A中。）CBFFFF081BJZ LAST082414乘数为

26、0（ ZF=1），则跳C6FFFF092409转到LASTCBFFFF0A25CHECKR2 ,0A1A01检测乘数最后一位是否为1C7FFEF0B18W-01H#01H0B（将01H送至寄存器W,将FFF7F70C19A-06HR2送至寄存器 A中，进行FFFE930C1A与运算，结果由D送至ACBFFFF0C1B中。）JZ NEXT0C2410乘数最后一位为0（ZF-1），C6FFFF0D240D则跳转到NEXTCBFFFF1025NEXT:102D被乘数左移一位（将R1值送FFF7F7112CR仁 12HSHL R1至寄存器A中，左移将L中FFF9DF112D的值送回R1）CBFFFF1

27、12ESHR R21132乘数右移一位（将R2值送至FFF7F71230R2-03H寄存器A中，右移将R中的FFF9BF1231值送回R2）CBFFFF1232JMP LAB121C06无条件跳转至LABC6FFFF131C13CBFFFF061DLAB:061A0F检测乘数是否为 0 （将0FHC7FFEF0718W-0FHCHECK R2 ,07送至寄存器W,将R2送至寄FFF7F70819A-03H#OFH存器A中，进行与运算，FFFE93081A结果由D送至A中。）CBFFFF081BJZ LAST082414乘数为0（ ZF=1），则跳C6FFFF092409转到LASTCBFFFF

28、0A25CHECK R2 ,0A1A01检测乘数最后一位是否为1C7FFEF0B18W-01H#01H0B（将01H送至寄存器W,将FFF7F70C19A-03HR2送至寄存器 A中，进行FFFE930C1A与运算，结果由D送至ACBFFFF0C1B中。）JZ NEXT0C2410乘数最后一位为0（ZF-1），C6FFFF0D240D则跳转到NEXTCBFFFF0E25MOV A,R10E09将被乘数R1送至寄存器AFFF7F70F08A-12H中CBFFFF0F09ADD RO , A0F0C过程积加上被乘数（将R0上FFF7EF101CR0-12H送至W中，A与W做加法FFFA98101D

29、运算）CBFFFF101ENEXT:102D被乘数R1左移一位（将R1FFF7F7112CR仁 24HSHL R1值送至寄存器 A中，左移FFF9DF112D将L中的值送回R1）CBFFFF112ESHR R21132乘数右移一位（将R2值送至FFF7F71230R2=01H寄存器A中，右移将R中的FFF9BF1231值送回R2）CBFFFF1232JMP LAB121C06无条件跳转至LABC6FFFF131C13CBFFFF061DLAB:061A0F检测乘数是否为 0 （将OFHC7FFEF0718W=0FHCHECK R2 ,07送至寄存器W,将R2送至寄FFF7F70819A=01H

30、#OFH存器A中，进行与运算，FFFE93081A结果由D送至A中。）CBFFFF081BJZ LAST082414乘数为0（ ZF=1），则跳C6FFFF092409转到LASTCBFFFF0A25CHECK R2 ,0A1A01检测乘数最后一位是否为1C7FFEF0B18W=01H#01H0B（将01H送至寄存器W,将FFF7F70C19A=01HR2送至寄存器 A中，进行FFFE930C1A与运算，结果由D送至A中。）CBFFFF0C1BJZ NEXT0C2410乘数最后一位为0（ZF-1）,C6FFFF0D240D则跳转到NEXTCBFFFF0E25MOV A,R10E09将被乘数R1

31、送至寄存器AFFF7F70F08A-24H中CBFFFF0F09ADD RO , A0F0C过程积加上被乘数（将R0上FFF7EF100CW-12H送至W中，A与W做加法FFFA98100DR0-36H运算）100ENEXT:102D被乘数左移一位（将R1值送FFF7F7112CR仁 48HSHL R1至寄存器A中，左移将L中FFF9DF112D的值送回R1）CBFFFF112ESHR R21132乘数右移一位（将R2值送至FFF7F71230R2-00H寄存器A中，右移将R中的FFF9BF1231值送回R2）CBFFFF1232JMP LAB121C06无条件跳转至LABC6FFFF131C

32、13CBFFFF061DLAB:061A0F检测乘数是否为 0 （将0FHC7FFEF0718W-OFHCHECK R2 ,07送至寄存器W,将R2送至寄FFF7F70819A-00H#OFH存器A中，进行与运算，FFFE93081A结果由D送至A中。）CBFFFF081BJZ LAST082414乘数为0 （ZF=1），则跳C6FFFF092409转到LASTCBFFFF1425LAST:1438将结果积R0输出到OUT寄FFD7FF15380UT=R0=36HOUT RO存器CBFFFF1539无符号除法（商可以是8位的通用除法）汇编指令程序地址机器码指令说明微程序PCPPC运行时寄存器或

33、存储器的值MOV R0，#8000408初始化过程除数C7FBFF0104R0=08H01CBFFFF0205MOV R1，#33020521初始化被除数C7FBFF0304R3=33H03CBFFFF0405MOV R2，#0040600初始化商C7FBFF0504R仁 08H05CBFFFF0605MOV R3 , #8060708保持除数C7FBFF0704R2-00H07CBFFFF0805CHECK RO ,08180F检测除数是否为0 （将0FHC7FFEF0918W-0FH#OFH09送至W中，除数R0送至AFFF7F70A19A-08H中，进行与运算，结果保FFFE930A1A

34、存在A中）CBFFF0A1BJZ LAST0A2429除数若为 0（ZF-1）,跳转到C6FFFF0B240BLASTCBFFFF0C25LOOP:0C1880检测除数最高位是否为1C7FFEFOD18W-80HCHECK RO ,0D（将80H送至W中，过程FFF7F70E19A-08H#80H除数R0送至A中，进行与FFFE930E1A运算，纟吉果保存在A中）CBFFF0E1BJZ LOOP10E2412过程除数的最高位为C6FFFF0F240F0(ZF-1),跳转到 LOOP1CBFFFF1225LOOP1 :122C过程除数左移一位（过程除FFF7F7132CR0-10HSHL RO数

35、R0送至A中，左移一FFF9DF132D位，结果L再送回R0）CBFFFF132EJMP LOOP131C0C无条件跳转到LOOPC6FFFF141C14CBFFFFOC1DLOOP:OC1880检测除数最高位是否为1C7FFEFOD18W=80HCHECK RO ,OD（将80H送至W中，过程FFF7F7OE19A=10H#80H除数R0送至A中，进行与FFFE93OE1A运算，结果保存在A中）CBFFFOE1BJZ LOOP1OE2412过程除数的最高位为C6FFFFOF24OF0(ZF=1),跳转到 LOOP1CBFFFF1225LOOP1 :122C过程除数左移一位（过程除FFF7F7

36、132CR0=20HSHL RO数R0送至A中，左移一FFF9DF132D位，结果L再送回R0）CBFFFF132EJMP LOOP131C0C无条件跳转到LOOPC6FFFF141C14CBFFFFOC1DLOOP:OC1880检测除数最高位是否为1C7FFEFOD18W=80HCHECK RO ,OD（将80H送至W中，过程FFF7F7OE19A=20H#80H除数R0送至A中，进行与FFFE93OE1A运算，结果保存在A中）CBFFFOE1BJZ LOOP1OE2412过程除数的最高位为C6FFFFOF24OF0(ZF=1),跳转到 LOOP1CBFFFF1225L00P1 :122C过

37、程除数左移一位（过程除FFF7F7132CR0=40HSHL R0数R0送至A中，左移一FFF9DF132D位，结果L再送回R0）CBFFFF132EJMP LOOP131C0C无条件跳转到LOOPC6FFFF141C14CBFFFFOC1DLOOP:OC1880检测除数最高位是否为1C7FFEFOD18W=80HCHECK RO ,OD（将80H送至W中，过程FFF7F7OE19A=40H#80H除数R0送至A中，进行与FFFE93OE1A运算，结果保存在A中）CBFFFOE1BJZ LOOP1OE2412过程除数的最高位为C6FFFFOF24OF0(ZF=1),跳转到 LOOP1CBFFF

38、F1225LOOP1 :122C过程除数左移一位（过程除FFF7F71324R0=80HSHL RO数R0送至A中，左移一FFF9DF132D位，结果L再送回R0）CBFFFF132EJMP LOOP131C0C无条件跳转到LOOPC6FFFF141C14CBFFFFOC1DLOOP:OC1880检测除数最高位是否为1C7FFEFOD18W=80HCHECK RO ,OD（将80H送至W中，过程FFF7F7OE19A=80H#80H除数R0送至A中，进行与FFFE930E1A运算，结果保存在A中）CBFFF0E1BJZ L00P10E2412过程除数的最高位为C6FFFF0F240F0(ZF=1),跳转到 LOOP1CBFFFF1025JMP BEGIN101C15无条件跳转到BEGINC6FFFF111C