（光学专业论文）高速ccd信号采集处理系统软件设计.pdf

摘要 摘要 随着科学技术的发展以及应用需求的提高，传统的c c d 信号采集系统数据处 理速度，已不能满足高速动态信号的快速识别和实时检测的需要，研制高速c c d 信号采集处理系统，具有重要的应用价值。 作为高速c c d 信号采集处理系统开发的重要组成部分，本文按照所开发硬件 电路的设计思想以及信号处理的需求，针对系统所使用高性能的d s p 芯片t s l 0 1 进 行软件设计与开发，实现了高速的数据处理；论文中针对激光测向系统的具体应 用，提出了一种有效的算法，用于强背景下脉冲激光信号的波长和来袭方位的高 精度测量；论文设计了基于高速c c d 信号采集处理系统的p c 机应用程序，实现了 与系统硬件间的双向通信，能够接收和处理系统送来的数据，并控制系统的运行。 系统测试表明，本系统工作正确、稳定，可满足高速动态信号的快速识别和实时 检测的需要。 关键词：d s pf p g ac c d 脉冲激光 a b s t r a c t a bs t r a c t w i t hd e v e l o p m e n to ft e c h n o l o g ya n di n c r e a s i n go fa p p l i c a t i o nr e q u i r e m e n t s ，t h e s p e e do fc l a mp r o c e s s i n go ft r a d i t i o n a lc c ds i g n a la c q u i s i t i o ns y s t e mc a nn o tm e e tt h e d e m a n d so fr a p i dr e c o g n i t i o na n dr e a l - t i m ed e t e c t i o nf o rd y n a m i ct a r g e t s s oi ti so f g r e a ti m p o r t a n c et od e v e l o pah i g h - s p e e dc c ds i g n a la c q u i s i t i o na n dp r o c e s s i n g s y s t e m a sa ni m p o r t a n tp a r to fd e v e l o p m e n tf o rh i g h - s p e e dc c ds i g n a la c q u i s i t i o na n d p r o c e s s i n gs y s t e m ，ac o m p l e t es o f t w a r ep r o c e s si sd e s i g n e df o rt h et s 101w h i c hi sa 1 1 i 曲一p e r f o r m a n c ed s pc h i pi nt h es y s t e mt oa c h i e v eh i g h s p e e dd a t ap r o c e s s i n g a n di t i sb a s e do nt h ed e s i g ni d e a so fa c t u a lh a r d w a r ec i r c u i t ，a sw e l la ss i g n a lp r o c e s s i n g r e q u i r e m e n t s f o rt h es p e c i f i ca p p l i c a t i o no fl a s e rd i r e c t i o n m e a s u r e m e n t , a ne f f i c i e n t a l g o r i t h mi sp r o p o s e dw h i c hc a nb eu s e di nh i g h - p r e c i s i o nm e a s u r e m e n ta b o u tt h e w a v e l e n g t ha n di n c i d e n ta n g l ei n f o r m a t i o no fp u l s e dl a s e ri nt h es t r o n gb a c k g r o u n d p c a p p l i c a t i o n sw h i c hb a s e do nt h eh i g h - s p e e dc c ds i g n a la c q u i s i t i o na n dp r o c e s s i n g s y s t e mi sd e s i g n e df o rt h ec o m m u n i c a t i o nb e t w e e nh a r d w a r es y s t e ma n dp c ，a n di tc a n b eu s e dt or e c e i v ed a t aw h i c hs e n tb yt h es y s t e ma n dt oc o n t r o li t so p e r a t i o ns t a t u s t h e s y s t e mw o r k sc o r r e c t l ya n ds t a b l y , a n dc a nm e e tt h ed e m a n d so fr a p i dr e c o g n i t i o na n d r e a l - t i m ed e t e c t i o nf o rd y n a m i ct a r g e t s k e y w o r d s ：d s p f p g ac c dp u l s e dl a s e r 西安电子科技大学 学位论文创新性声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不 包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或 其他教育机构的学位或证书而使用过的材料。与我一起工作的同志对本研究所做 的任何贡献均已在论文中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名：乒秀专涣日期：立竺厶必 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕 业离校后，发表论文或使用论文工作成果时署名单位仍然为西安电子科技大学。 学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全 部或部分内容，可以允许采用影印、缩印、或其他复制手段保存论文。( 保密的论 文在解密后遵守此规定) 本学位论文属于保密，在一年解密后适用本授权书。 本人签名： 导师签名： 劣终日期趔止出 第一章绪论 第一章绪论 1 1 论文的研究背景以及目标 电荷耦合器件( c h a r g ec o u p l ed e v i c e ，简称为c c d ) 是一种光电转换式图像 传感器，能够将图像信息直接转换成电信号。c c d 利用光电转换原理将待测物入射 到c c d 光敏面上的光强分布信息转换成电荷信号，按指定时序一路或多路串行输 出，电荷量信号经必要的硬件电路和处理软件处理再现原待测物的信息，从而实 现了非电量的电测量n 1 。同时它还具有体积小、重量轻、噪声低、工作速度快、测 量精度高、寿命长等诸多优点，自其被提出的四十年来，受到人们的高度重视， c c d 现在已经成为获取光学图像的主要器件曙1 。 在一些特殊用途光学测量系统，被探测光通常处于强背景光下，而有效光信 号可能很弱，由此产生在具有强背景下的微弱信号检测问题，这就要求系统具有 尽量高的灵敏度。另外，很多情况下需要检测的激光信号多为脉冲激光信号，它 们的特点是脉宽很窄，如在纳秒量级，因此传统的扫描型探测器无法对它们进行 检测，而只能采用线阵( 面阵) c c d 探测器，以实现对瞬态信号的快速测量。随着 科学技术的发展和数据采集系统的广泛应用，人们对数据采集处理系统的实时性 的要求越来越高。在c c d 应用技术中，传统的c c d 信号采集系统速度慢、处理功 能简单，难以满足现代化测试技术和科学研究的要求，尤其在高速动态光电信号 的识别和实时快速检测方面存在着c c d 信号数据传输以及处理时间过长，限制系 统测量速度的瓶颈。因此，构建高速c c d 信号采集处理系统对被测信号进行快速 采样、传输及处理，是c c d 信号采集处理系统发展的新方向口1 。 随着大规模集成电路芯片的发展，高集成度的数字信号处理芯片d s p 和可编 程逻辑器件f p g a 的出现给构建高速实时系统提供了新的思路和途径。d s p 在软件 和硬件方面做了一系列的设计，首先是d s p 内部程序和数据空间独立开来，同时 有独立的总线与处理核连接，大大提高了指令和数据的传输速度；其次是程序执 行采用流水线操作，所谓流水线操作就是在执行当前指令的同时完成后续指令的 取指、译码以及取操作数，加上d s p 内部有多处理单元，能大大提高指令的执行 速度；d s p 内部集成了一些特殊的硬件，并配合专门设计的指令，能在硬件级别上 完成一些算法，以提高处理速度h 1 。 f p g a 的结构主要分为三个部分：可编程逻辑块、可编程i o 以及可编程连线， 是一种可定制的a s i c 芯片，它借助于e d a 可以很方便的将设计的逻辑电路通过其 内部的基本逻辑单元搭建起来，并且可随时在线修改。f p g a 以其很高的处理速度、 高度的可靠性、强大的逻辑设计功能和辅助设计工具，具有广泛的应用前景晦 8 1 。 2 高速c c d 信号采集处理系统软件设计 基于课题需要，本文所完成的c c d 信号采集系统采用f p g a 、d s p 和计算机等 相结合，可完成被测图像信息的快速采样、存储及数据处理。系统主要用于空间 光强分布测量及光谱分析，若是配以适当的光学系统，则能够应用在各种测量环 境中，而且满足实时信号处理功能，从而实现对探测目标的快速、精确的静态测 量和动态测量。而以d s p + f p g a 为核心搭建的数字信号处理硬件平台，凭借其高速 的信号处理能力以及强大逻辑控制功能，必能在工业测控、机器视觉、图像处理 以及其他许多领域得到越来越广泛的应用蹭 1 引。 1 2 信号采集处理系统研究现状 c c d 图像采集处理系统需要完成从对c c d 输出图像信息的采集，最后到处理成 计算机能识别的数字信息的操作，一般要进行c c d 时序设计，a d 转换，数据传输 与处理，系统与p c 的连接接口设计等工作。 对c c d 信号采集处理系统实时性的影响有三个关键因素：第一，所选c c d 芯 片的工作频率；第二，系统对数据的处理速度；第三，数据的传输速度。在选定 c c d 以及使用的传输接口的情况下，数据的处理速度的快慢就成了影响系统性能指 标的最重要的因素。目前常用的信号采集处理系统的实现方法有以下几种： 1 - 使用研制的数据采集卡将采集的到的数据传入p c 机，利用高级编程语言 编写处理软件进行数据处理，这种方式的缺点是速度慢，只适合于低速环境或者 用于信号的离线处理，并不适合对实时性要求较高的场合n 4 1 5 1 。 2 将数据处理部分移入数据采集卡上，利用处理芯片进行数据处理。随着微 电子技术的发展，芯片的处理速度也越来越快，采用不同的处理芯片，系统的整 体性能也各有千秋。 ( 1 ) 使用单片机实现信号处理，例如i n t e l 的9 6 0 0 ，这种单片机运行速度较 快，但由于单片机采样的是冯诺伊曼总线结构，与p c 机处理器相同，难以满足 运算量大、实时性要求较高的信号处理算法n 引。 ( 2 ) 使用通用的可编程d s p 芯片处理，与单片机相比，d s p 芯片更加适合于数 字信号处理：内部采用改进的哈佛总线结构，有硬件乘法器、累加器，能在单周 期内完成乘累加运算；指令系统使用流水线结构，具有良好的并行特性，并有专 门设计的适合于图像信号处理的指令集等。这种方法在实时d s p 领域居于主导地 位。还有一些专用的d s p 芯片，用于对信号处理速度要求极高的场合，其信号处 理算法在芯片内部由硬件实现，无须编程。但这种方式灵活性差，适用范围也比 较窄n 7 捌。 ( 3 ) 使用现场可编程门阵列( f p g a ) ，近些年来可编程逻辑器件取得了迅速的 发展，其功能日益强大，f p g a 内部可用逻辑资源飞速增长，近来推出的f p g 都 第一章绪论 针对数字信号处理的特点而做了相应的设计，集成了存储器、锁相环p l l 、硬件乘 法器、d s p 模块等，通过使用各个公司提供的f p g a 开发软件使用硬件描述语言可 以实现特定的信号处理算法如f f t 、f i r 。但是在很多应用场合中，一些专用的算 法没有现成的软件包可供使用，需要自己使用硬件语言编程实现，使得开发的难 度大大增加比卜矧。 ( 4 ) 使用d s p + f p g a 实现，随着数字信号处理器( d s p ) 和现场可编程门阵列器 件( f p g a ) 的发展，采用d s p + f p g a 结构的信号处理系统显示出其优越性，正得到越 来越多的重视。采用d s p + f p g a 结构最大的特点就是结构灵活、通用性强。f p g a 和 d s p 协作发挥各自的长处，对于算法实现简单、运算量大、实时性高的这类处理过 程由大容量高性能的f p g a 实现。d s p 则用来处理算法结构复杂的算法，这类算法 用硬件语言开发难度往往很大嘶 3 2 】。 本实验室正在使用的系统，是以f p g a 为控制核心的c c d 数据采集卡，将采集 的数据不经处理送至p c 机，像前面所介绍的，这种系统实现方式实时性较差，不 能满足现有测量的要求。本论文需要完成的系统是以d s p + f p g a 为核心的高速c c d 信号采集处理系统，d s p 作为数据处理的核心，f p g a 凭借强大的逻辑处理能力辅 以控制，可以充分发挥d s p 和f p g a 的优点，合理利用d s p 和f p g a 的资源，使得 系统配置更加灵活，易于扩展和升级；本系统能满足动态光信号的实时识别和处 理，能获取被测对象的更多信息，实现快速、准确的无接触测量，是一个具有高 速性，实时性，便捷性的通用信号采集处理系统硬件平台。 1 3 本论文的研究内容及创新点 本文正在开发中的高速c c d 信号采集处理系统包括硬件系统和系统软件两大 部分。楼维中啪1 完成了系统硬件的设计工作，包括器件的选型、p c b 制版以及部分 调试。硬件系统的总体结构由两大部分组成：( 1 ) c c d 信号采集模块；( 2 ) 数字信号 一一一一一一一一一一一一1 l 一一一一一一一一一一一一一一一一一- _ - - 一一- l p c i c 署世瑾 f p g a d s pb 网络 l ： 机 芯片 叫 芯片座 卜 c p l d-l - j c c d 信号采集模块数字信号处理传输模块 图1 1 系统总体结构示意图 处理模块。系统总体结构示意图如图1 1 所示汹1 。 作为系统开发的重要组成部分，系统的硬件驱动设计和配套的软件设计工作 主要有以下几个方面的内容： 4 高速c c d 信号采集处理系统软件设计 ( 1 ) c c d 的驱动时序设计，这部分内容在楼维中b 3 3 以及李哲硒钔的论文已有论述； ( 2 ) f p g a 的逻辑功能设计m 3 ； ( 3 ) d s p 软件设计，包括软件流程和算法的设计； ( 4 ) 网络接口的设计m 3 ； ( 5 ) p c 机端应用软件的设计； 整套系统的工作流程从信号采集到处理，最后到p c 机端显示，具体如下：由 c p l d 器件产生提供给c c d 的驱动时序脉冲，c c d 在时序信号的驱动下对光信号进 行采集，然后经过a d 转换将采集到的模拟信号变为适合于处理的数字信号。经过 f p g a 内部配置的两片s r a m 存储器实现对采集到的数据的乒乓缓冲后，再由d s p 芯 片对数据进行一些处理并将结果通过网络接口送入上位机进行界面显示及结果分 析。 1 3 1 本论文的研究内容 本论文主要是基于已有的硬件电路板的基础上进行系统的软件设计和调试工 作。主要包括以下几部分内容： ( 1 ) 实现以d s p 为核心的软件设计； ( 2 ) 实现针对激光测向应用的脉冲激光信号的识别算法； ( 3 ) 设计基于高速c c d 信号采集处理系统的p c 机应用软件； 1 3 2 本论文的创新点 ( 1 ) 本文设计了基于高速c c d 信号采集处理系统的软件，采用高性能d s p 做信号处理，能满足高工作频率c c d 的信号采集、传输及处理要求，可实现对静、 动态目标的空间光强分布实时测量； ( 2 ) 实现了从p c 机向系统信号处理板发送命令，达到实时控制系统运行状态 的目的。 ( 3 ) 针对激光测向的具体应用，通过对c c d 采集到得脉冲激光信号进行分析， 提出了一种有效的算法，用于强背景下微弱脉冲激光信号的检测，实现了波长和 来袭方位高精度测量。 1 4 本论文的结构安排 论文主要章节安排如下： 第一章，介绍了本论文的研究背景及意义；c c d 信号采集处理系统总体概述及 发展现状并提出本论文研究的内容。 第二章，从具体的器件的工作原理入手，对系统的硬件系统进行了介绍，指 第一章绪论 出了完成本系统的两个组成模块的设计需要做的具体的设计，其中包括了本论文 需要完成的部分工作。 第三章，主要介绍基于t s - i o i 的软件设计，包括对t s i 0 1 的性能和结构特 点的介绍，以及为了实现应用所需要的处理器的引导、复位、中断和d m a 的配置。 第四章，主要介绍了基于激光测向应用的信号处理算法，从信号分析入手， 采用f f t 低通滤波联合帧减法进行信号预处理，提出了脉冲激光信号谱峰的识别、 定位以及后续的处理算法，能够完成脉冲激光的检测和识别。 第五章，主要介绍基于激光测向应用的p c 机端应用程序，实现了与信号处理 板的双向通信，一方面p c 机端应用软件可以向信号处理板发送控制命令从而实现 实时控制系统运行状态，另一方面完成实现了数据从信号处理板向p c 机应用软件 的传输、处理以及显示。 第二章系统硬件设计 第二章系统硬件设计 信号采集处理系统就其构成来说，主要分为硬件系统和系统软件两大部分。 硬件是软件的支柱和平台；而软件是将我们的设计思想即我们希望系统所具有的 功能具体实现的工具。信号处理过程是硬件与软件相互分工、相互配合的一个过 程。针对信号处理系统而言，硬件平台设计的重要性主要体现在如何实现系统的 功能，如何处理大量的数据采集和传输，如何安排硬件调试等方面。硬件设计过 程中要求结构合理并且保证性能稳定。 本章先介绍一下系统的硬件部分。硬件电路板按照动能可划分为两大模块： 信号采集模块以及信号处理模块。之所以要将硬件电路划分成这两个部分，是为 了实现系统的模块化设计，当需要对某些器件进行更换时，不必对整个系统进行 调整，便于维护和升级。下面按照这两个模块就系统的功能加以介绍。 2 1 信号采集板简介 c c d 信号采集板的正反面实物图如图2 1 中a ，b 所示。图a 中标示i ： a d 9 4 4 5 ( a d c ) ，标示2 ：t c d l 2 0 9 d ( c c d ) ，标示3 ：e p m 2 4 0 ( c p l d ) ，图b 中标示4 为 拨码开关，用来手动调整积分时问，标示5 为磁环，由于c c d 驱动时序板存在着 模拟地和数字地，硬件设计中将模拟地和数字地用铁氧体磁环单点连接，这样有 利于消除电容性耦合，提高电路的抗干扰性能。 图2 1 c c d 信号采集板实物图 8 高速c c d 信号采集处理系统软件设计 目前c c d 应用正向高速化、小型化、智能化发展，而当代的可编程逻辑器件 ( f p g a 和c p l d ) 具有集成度高、速度快、可靠性好、易于编程重构等优点，被广 泛应用于多种数字逻辑电路的设计中。本系统就采用了基于c p l d 及v h d l 技术的 线阵c c d 时序脉冲驱动电路设计方案。c c d 驱动电路板的硬件框图如图2 2 所示b 。 t c d l 2 0 9 d p 托l h 、l n + c p l d p 拉2 o s 管泌 a d c s h 吵 a d 9 4 4 5 ( e p m 2 4 0 ) 厂 r s 0 c p i 一 f sl 4 0 9 6 v p s 图2 2c c d 驱动电路板的硬件框图 在信号采集版上，c c d 是核心器件，作为系统的“眼睛 ，它负责将照射到光 敏单元上的光的强度信息转换成电信号，而c p l d 、a d c 等器件围绕着c c d 起到辅 助作用，为c c d 的正常工作提供必要条件。 在c c d 应用过程中，最关键的两个问题是c c d 驱动时序的产生和c c d 输出信 号的量化。驱动电路的作用是给c c d 提供正常工作所需要的逻辑时序脉冲和偏置 工作电压，并在c c d 的输出端把光电转换得到的电荷量转变成电压量输出。常用 的线阵c c d 驱动电路方法有汹3 ( 1 ) 单片机驱动法；( 2 ) e p r o m 驱动法；( 3 ) 专用 i c 驱动法；( 4 ) 可编程逻辑器件( p l d ) 驱动法。可编程逻辑器件( p l d ) 驱动法 与其他方法相比具有灵活性高的优点，当需要改变驱动电路时序时，只需要对器 件进行再编程即可，而无需更改硬件电路。而将c c d 输出的模拟信号转换成信号 处理板能够处理的数字信号就是模数转换器a d c 需要做的工作了。 模数转换电路是本系统的重要组成部分，它决定采样的精度和速度。该系统 所采集的信号是t c d l 2 0 9 d 器件的输出信号，它是以c c d 复位脉冲为周期的调幅脉 冲信号，由于t c d l 2 0 9 d m l 的工作范围在1 m h z - 2 0 m h z ，而且可能需要采用双采样 的采样方式，为了实现c c d 输出信号的高速采样，并且保证较高的精确度，在此 采用了a d 公司研制的1 4 位精度、1 0 5 m h z 转换频率的模数转换器a d 9 4 4 5 。 a d 9 4 4 5 是a d 公司生产的1 4 - b i t 的高精度、高速度模数转换器，它性能优化， 尺寸小，并易于使用，具有1 0 5 m s p s 的转换频率，工作温度范围为一4 0 。cn + 8 5 。c ，可根据用户需要选择l v d s 差分输出或者c m o s 输出方式。a d 9 4 4 5 需要一个低 电压的差分输入时钟来进行全性能运行姗。 在c c d 驱动电路板的设计中，a d 9 4 4 5 的采样时钟c l k + 、c l k 一由c p l d ( e p m 2 4 0 芯片) 提供。由于t c d l 2 0 9 d 输出信号o s 管脚的电平范围为4 0 v 至7 0 v ，典型电 第二章系统硬件设计 压为5 5 v ，而m ) 9 4 4 5 共模输入方式的电压范围为3 1 v 至3 9 v ，因此c c d 像素输 出0 s 信号幅值过高，不能直接将0 s 信号连至a i ) 9 4 4 5 ，因此放置了前端差分运放 a d 8 1 3 9 进行预处理，将o s 信号转换为3 3 v 基准的差分信号后送到再送至a d 9 4 4 5 量化为数字量输出。 2 ，2 信号处理板简介 信号处理板实物图如图2 3 所示，其中标示】至4 分别为f p g a ，d s p ，网络 控制芯片，f l a s h 。另外标示5 为备用的存储器扩展接口。 图2 3 数字信号趾理板实物图 由上一节的介绍我们知道，信号采集板的工作就是将c c d 产生的模拟电信号 转换成1 4 位的数字信号通过2 5 针并口送至信号处理板，后者主要负责这些数据 的传输和处理，其硬件结构图如图2 4 所示。d s p 作为主控芯片，主要完成数据 的传输和处理。f p g a 作为重要的辅助控制芯片，主要负责提供数据传输所需要的 各种逻辑信号控制、数据缓冲以及其它一些时序，网络芯片则负责d s p 与上位机 应用程序之间的通信。下面根据这三个核心器件具体介绍一下信号处理板的功能。 l o 高速c c d 信号采集处理系统软件设计 2 2 1d sp - t s l o l 图2 4 数字信号处理板硬件结构图 t i g e r - s h a r c 处理器是一种高性能的、1 2 8 位宽的d s p ，作为a d s p - 2 1 0 6 xs h a r c d s p 的后一代产品。t i g e r - s h a r c 处理器为数字信号处理器建立了新的性能标准， 包含多个处理宽字的浮点和定点计算单元。t i g e r - s h a r c 处理器体现了一种“片内 系统 可扩展的运算设计理念，包括6 m 位的片内s r a m 、集成i o # b 围设备、主机接 口、d m a 控制器、链路口和无缝连接m d s p ( 多数字信号处理器) 的共享总线侧。t s l 0 1 的结构包括两部分，如图2 5 所示：d s p 内核( 执行指令) 和i o 外围设备( 存储数 据和处理片外i o ) ，其结构特点： 两个计算块x 和y ，每块由一个乘法器、a l u 、移位器和一个3 2 字寄 存器堆组成 两个整数a l i 卜一j 和k ，每个a l u 由一个3 2 位的i a l u 和3 2 字寄存器堆组 成 程序控制器控制程序流，包括一个指令排列缓冲池( i a b ) 和跳转地 址缓冲池( b t b ) 为所有块之间的连接提供三套1 2 8 位高速带宽的总线 外部口接口包括主机接口、s d r a m 控制器、静态流水线接口、四个d m a 通道、四个链路口( 每个有两个d m a 通道) 和多处理器支持 6 m 位的内部存储器分为三个块m 0 、m 1 和m 2 ，每块1 6 k 长，1 2 8 位宽 ( 总共2 m 位) 第二章系统硬件设计 图2 5 t s l 0 1 结构框图 t s 1 0 1 是t i g e r s h a r c 系列下的首款芯片，它的内核工作频率高达3 0 0 m h z ，因 此内核的指令周期仅为3 3 n s ，内部6 m 位的s r a m 分成独立的3 2 m 位的存储区，分别 由3 条1 2 8 的数据总线连接，可以提供4 字的数据、指令及i 0 访问和1 4 4 g b s 的内 部存储器带宽。其峰值性能达到2 4 亿次的4 0 位的m a c 运算或者6 亿次的8 0 位的m a c 运 算。而t s l 0 1 增强型的芯片t s 一2 0 x 系列，拥有更高的工作频率以及更大的片内存储， 因而具有更强大运算性能。表2 1 给出了a d s p t s l 0 1 s 在3 0 0 m h z 运行时通用算法性 台邑【4 2 - 4 3 】。 表2 13 0 0 m h z 运行时通用算法性能 性能指标速度时钟周期 3 2 b i t 算法，6 亿m a c s 峰值性能 1 0 2 4 点复数f f t ( 基2 ) 3 2 7 8u s9 8 3 5 1 0 2 4 点输入5 0 抽头f i r 9 1 6 7u s 2 7 5 0 0 单f i rm a c 1 8 3a s0 5 5 1 6 b i t 算法，2 4 亿次m a c s峰值性能 2 5 6 点复数f f t ( 基2 ) 3 6 7u s1 1 0 0 1 0 2 4 点输入5 0 抽头f i r 2 4 0u s7 2 0 0 单f i rm a c 0 4 7u so 1 4 单复数f i rm a c 1 9n s0 5 7 i od m a 传输速率 外部端口 8 0 0m b sn a 链路口( 每个) 2 5 0m b sn a 1 2 高速c c d 信号采集处理系统软件设计 t s 1 0 1 有很高的性能指标，在本信号采集板上担任着核心处理器的角色。基 于t s l 0 1 的设计主要包括以下几个方面的内容，这些都是本论文需要完成的重点 工作，这一部分内容将在第三章详细介绍。 1 实现处理器的上电复位以及程序自动引导( e p r o m 引导，程序存储器件为 f l a s h ) ； 2 按照系统功能要求设计相应的软件处理流程，合理地选择并使用处理器资 源，实现了数据从f p g a 缓冲区到t s l 0 1 内存的读取；实现了数据从t s l 0 1 内存 到网络芯片的传输，实现对p c 机控制命令的接受并更改t s l 0 1 的参数，以达到对 系统硬件采集板的运行状态进行控制； 2 2 2f p g a e p 3 c 2 5 f p g a ( f i e l dp r o g r a r 肌a b l eg a t ea r r a y ) ，现场可编程门阵列是一种可编程逻 辑器件，是在p a l ，g a l ，c p l d 等可编程器件的基础上进一步发展的产物。f p g a 具 有性能好，规模大，可重复编程，开发投资小等优点，在现代电子产品中应用越 来越广。f p g a 以其优越的特性成为当今数字系统设计的主要硬件平台，其主要特 点及时完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以 反复擦写。在修改和升级时，不需额外地改变p e b 电路板，只是在计算机上修改 和更新程序，使硬件设计工作成为软件开发工作，缩短了系统设计的周期，提高 了实现的灵活性并降低了成本。 本系统使用的是a l t e m 公司的c y c l o n ei i i 系列的芯片e p 3 c 2 5 ，它的逻辑单元 数量为2 4 k ，片内嵌入式存储器容量为6 0 8 l i t ，此外还有嵌入式乘法器、专用外 部存储器接口电路、锁相环( p l l ) 以及高速差分i 0 等b 9 柏3 。t s l 0 1 与f p g a 的接口 连接如图2 6 所示 t s l 0 1f p g a a d d r 1 3 0 】 d a t a 1 5 0 】 m s l r d 绛欠 i r q o r f 璃e t f a i l 3 0 】 f o i l 5 0 】 c sf p g a f p g ar d f p g a 飘r f p g as h d s pr e s e 下 图2 6 d s p 与f p g a 的接口 在系统中，f p g a 以其出色逻辑控制功能给d s p 提供辅助，它主要完成以下 两个功能： 第二章系统硬件设计 1 负责为d s p 上电复位提供时序； 2 设计一个乒乓模块充当缓冲区，在d s p 和采集板之间缓冲数据； 2 2 3网络芯片w 5 1 0 0 网络芯片是d s p 与p c 机通信的中介，它主要负责两部分功能： 1 将d s p 处理的数据送往p c 机， 2 同时将p c 机送来的数据转发给d s p ，这也是实现p c 机端应用软件对系统 进行控制的核心。 w 5 1 0 0 是一款多功能的单片网络接口芯片，内部集成有1 0 1 0 0 以太网控制 器，主要应用于高集成、高稳定、高性能和低成本的嵌入式系统中。使用w 5 1 0 0 可 以实现没有操作系统的i n t e r n e t 连接。w 5 1 0 0 与i e e e 8 0 2 31 0 b a s e - t 和8 0 2 3 u 1 0 0 b a s e t x 兼容。w 5 1 0 0 内部集成了全硬件的、且经过多年市场验证的t c p i p 协 议栈、以太网介质传输层( m a c ) 和物理层( p h y ) 。硬件t c p i p 协议栈支持t c p 鸥奠5 1 0 0 c s w rw r r dr d i r q 烈t a d d r 1 4 ：0 】1 a d d r 1 4 ：0 】 d a t a 7 ：0 】k ：= = 玲d a t a 7 ：0 】 图2 7w 5 1 0 0 与t s l 0 1 接口连接图 ，u d p ，i p v 4 ，i c m p ，a r p ，i g m p 和p p p o e ，这些协议已经在很多领域经过了多年 的验证。w 5 1 0 0 内部还集成有1 6 k b 存储器用于数据传输。使用w 5 1 0 0 不需要考 虑以太网的控制，只需要进行简单的端口( s o c k e t ) 编程。w 5 1 0 0 提供3 种接口： 直接并行总线、间接并行总线和s p i 总线。w 5 1 0 0 与m c u 接口非常简单，就像访 问外部存储器一样n 。它与t s 一1 0 1 的连接如图2 7 所示。 w 5 1 0 0 具有如下特点m ： 1 支持硬件化t c p i p 协议：t c p ，u d p ，i c m p ，i p v 4a r p ，i g m p ，p p p o e ，以 太网 2 内嵌1 0 b a s e t 1 0 0 b a s e t x 以太网物理层 3 支持自动通信握手( 全双工和半双工) 4 支持自动m i m d i x ，自动校正信号极性 5 支持a d s l 连接( 支持p p p o e 协议中的p a p c h a p 认证模式) 1 4 高速c c d 信号采集处理系统软件设计 6 支持4 个独立端口同时运行 7 不支持i p 的分片处理 8 内部1 6 k b 存储器用于数据发送接收缓存 9 支持s p i 接口( s p i 模式0 、3 ) 1 0 多功能l e d 信号输出( t x 、r x 、全双工半双工、地址冲突、连接、速度 等) 。 2 3 小结 本章主要从硬件的角度对系统的功能做了比较详细的介绍，重点指出了系统信 号处理板上需要完成的设计，主要包括三部分的内容： 1 基于t s 1 0 1 的应用软件设计，包括芯片的上电复位以及自动引导( e p r o m 引导，程序存储器件为f l a s h ) ；按照系统功能要求设计相应的软件处理流程，合 理地选择并使用处理器资源，实现对系统硬件采集板的运行控制； 2 f p g a 的逻辑功能设计，包括为d s p 上电复位提供时序；设计乒乓模块充 当缓冲区，在d s p 和采集板之间缓冲数据： 3 w 5 1 0 0 网络接口的设计，主要负责将d s p 处理的数据送往p c 机，同时将 p c 机送来的数据转发给d s p ，这也是实现p c 机端应用软件对系统进行控制的关 键步骤。 第一部分内容是本论文核心工作之一，将在下一章进行详细的论述，第二、 第三部分在李哲啪，的论文中有详细的论述。 第三章基于t s 1 0 1 的软件设计 1 5 第三章基于t s - 10 1 的软件设计 在上一章中，论文对本系统的硬件部分进行了介绍。那么在这一章里，将对 本论文的主要工作之一的一基于t s 1 0 1 的软件设计进行论述。要针对具体芯片进 行软件设计，就先要熟悉芯片的各种资源及其使用方法。下面首先从t s 1 0 1 在整 个系统硬件的信号处理板上所发挥的作用入手，引出要实现这些功能所需要选择 的t s l 0 1 的资源，重点介绍这些芯片资源及其使用方法，从而完成整个软件的流 程设计。最后，对t s l 0 1 芯片配套的软件开发环境v i s u a ld s p + + 及其使用，以及 调试过程中碰到的一些问题做一些介绍。 3 1t s 一1 0 1 的功能及软件流程设计 根据所研制系统硬件的设计及功能需求，t s l 0 1 的外部总线上连接了3 个外 设，包括f p g a ，网络芯片w 5 1 0 0 以及程序存储器f l a s h ，t s l 0 1 的功能示意图 如图3 1 所示， 图3 1t s l 0 1 功能结构示意图 t s l 0 1 主要负责数据的处理以及对系统的运行状态进行控制，主要包括以下功 能： 1 完成f p g a 缓冲数据的读取并进行处理，并将处理完的数据写入网络芯片， 网络芯片自动将数据发往p c 机； 2 完成网络芯片接收的p c 机控制命令的读取并按照命令更改系统状态； t s l 0 1 的软件工作流程框图如图3 2 所示。t s l 0 1 的第一部分功能和第二部分功能 1 6 高速c c d 信号采集处理系统软件设计 是两个独立的处理模块，在设计时可以利用中断来实现流程控制，利用d m a 来实 现数据在t s l 0 1 和f p g a 之间、在t s l 0 1 和网络芯片之间的传输；另外，在t s l 0 1 在上电复位之后，正常工作之前，还需要进行程序的自引导，这是系统能够独立 工作的前提。 图3 2t s 1 0 1 的软件处理流程 本章接下来的内容就实现t s l 0 1 软件处理流程所需要的中断、d m a 作详细的 说明，然后讲述系统的上电复位和自引导，最后介绍t s l 0 1 配套的软件开发环境 v i s u a ld s p 以及使用时需要注意的地方。 3 2 - 1 0 1 的中断 中断是c p u 处理外部突发事件的一个重要技术。由于某个事件的发生，c p u 暂 停当前正在执行的程序，转而执行处理该事件程序；该程序执行完成后，c p u 接着 执行被暂停的程序，这个过程就称为中断。中断的作用就是为了提高c p u 工作的 效率，以本系统来说，t s - 1 0 1 在工作的过程中需要与f p g a 和网络芯片通信，那么 在t s - 1 0 1 接受从f p g a 或者网络芯片送来的数据之前，若是一直在等待它们将数 据准备好，无疑会浪费很多时间；若是采用中断方式，t s 一1 0 1 可以做自己的工作， 第三章基于 is 一1 0 1 的软件设计 1 7 当f p g a 或者网络芯片的数据准备好以后，只需要给一个通知信号告诉处理器，这 时处理器就可以中断当前正在执行的工作去执行读取操作，之后再返回执行原来 的程序，这大大提高了处理器工作的效率。下面我们就来介绍一下t s - 1 0 1 的中断 资源。 3 2 1t s 一1 0 1 的中断资源 t s l 0 1 为应用设计提供了丰富的中断资源。按结构分为硬件中断和软件中断。 按来源分为内部中断和外部中断。按工作方式分为可屏蔽的中断和不可屏蔽的中 断。按用途分为专用中断和通用中断。 t s l 0 1 有四个外部中断引脚和一个中断寄存器支持通用中断。大部分中断属专 用中断。对每一个中断，都有一个中断矢量寄存器与之对应，保存了入口地址，当 中断发生时，程序控制器根据中断矢量表装入中断服务。所有这些矢量寄存器文 件就称为向量表i v t ( 3 1 个中断地址+ 3 2 个保留) 。 常用中断源介绍： 定时器中断( 2 个) ：每个定时器可编程为产生两个优先级的中断，供用户按 情况使用。每次中断服务执行时只清除一个中断标志，故高低优先级全被使能后 定时器中断就会被执行两次。 链路口中断：t s l 0 1 有四个链路口，可以产生四个链路口中断。利用链路口传 输时，当链路口缓存中有数据而没有初始化相应的d b t a 通道时，就会产生一个链路 中断。 d m a 中断：当d m a 传输控制块t c b 中使能了d m a 中断，且该中断没有被屏蔽，则 该d m a 通道块传送完成后会对中断锁存器的相应中断标志位置1 ，产生中断。 矢量中断：它可作为一个通用中断供其它主处理器使用。其它主机向该寄存 器中写入中断服务程序的地址时，该写操作就会引起矢量中断。 外部i r q 中断：四个外部中断输入引脚i r q o i r q 3 ，用于处理器的外部接口对 程序流的控制。这四个中断源可以通过s q c t l 寄存器设置为边沿触发，也可以设置 为电平触发。若使能其中断，且该引脚输入有效时则发出一个中断。 其余还有总线锁定中断，硬件错误中断，软件异常中断等。 3 2 2t s 一1 0 1 的中断设计 考虑到系统的需要，我们分配了4 个中断来完成t s 1 0 1 的功能设计，其中有 两个d m a 中断，两个外部中断，如图3 3 所示，从来源来看，d m a 中断属于内 部中断，没有标示出来。 1 8 高速c c d 信号采集处理系统软件设计 图3 3 处理板中断资源分配示意图 1 中断的初始化 ( 1 ) 定义外部中断i r q 的触发方式 t s 1 0 1 的外部中断i r q 的触发方式有两种：电平触发和边沿触发，由程序 控制器控制寄存器s q c t l 定义，0 定义为边沿触发方式，l 定义为电平触发 方式。首先我们定义i r q 0 与i r q l 为电平触发方式，s q c t l s t 是s q c t l 的置位 地址，往该地址的对应位写入1 ，s q c t l 中的对应位将被置位，配置代码如下： j u i l t i n _ s y s r e g _ w r i t e ( s q c t l c l ，0 x 0 0 0 3 0 0 0 0 ) ；设置i r q 为电平触发方式； ( 2 ) 绑定中断服务程序入口地址 t s 1 0 1 在响应中断后，就将程序跳转到中断服务程序处开始执行程序。t s 1 0 1 对每一个中断源都分配了一个内部寄存器来存储中断服务程序的入口地址，当芯 片复位时，这些寄存器的初始值不一而同，有的具有确定的初始值，而有的则不 确定，因此，在分配中断时，必须绑定对应的中断程序入口地址，以免程序跳转 到不正确的地址，从而产生错误的结果甚至导致程序崩溃。下面的代码为绑定m q o 和d m a 0 的中断入口地址，i r q l 和d m a