毕业实践-CMOS与非门集成电路设计.docx

cmos与非门集成电路设计目录一、实践目的1二、实践要求1三、实验内容1（一）与非门1（二）tanner pro eda工具简介1（三）使用s-edit设计电路原理图2（四）t-spice模拟分析7（五）l-edit版图设计12（六）lvs比较20四、与非门工作曲线分析23（一）直流分析23（二）负载电容瞬态分析26五、实践总结30一、实践目的根据半导体集成电路和vlsi课程所学知识，以及数字电路等课程的知识，使用集成电路工艺完成cmos与非门单元电路的设计。希望通过此单元电路的全面学习来完全掌握数字集成电路的设计流程，熟练掌握tanner pro eda工具软件的使用。二、实践要求所完成的电路设计包括逻辑表达式，真值表，电路原理图及仿真曲线图，版图，lvs报告，后仿真曲线及分析。负载要求可驱动1pf电容，在测试中分别加载1ff,100ff,500ff,0.5pf,1pf,2pf电容，进行延时以及曲线slop等比较。三、实验内容（一）与非门aby001011101110与非门是与门和非门的结合，先进行与运算，再进行非运算。其电路符号、逻辑表达式和真值表如图3.1.1所示。y=ab图3.1.1、与非门（二）tanner pro eda工具简介tanner pro是一套集成电路设计软件，包括s-edit，t-spice，w-edit，l-edit，与lvs。他们的主要功能分别如下： s-edit：编辑电路原理图 t-spice：电路分析与仿真模拟 w-edit：显示t-spice模拟波形结果 l-edit：编辑布局图、自动配置与绕线、设计规则检查、截面观察、电路转化 lvs：电路图与布局结果对比tanner pro的设计流程可用图3.2.1表示。将要设计的电路先以s-edit编辑出电路图，再将该电路图输出成spice文件。接着利用t-spice将电路图模拟并输出成spice文件，如果模拟结果有错误，返回s-edit检查电路图，如果t-spice模拟结果无误，则以l-edit进行布局图设计。用l-edit进行布局图设计后要以drc 功能做设计规则检查，若违反设计规则，再将布局图进行修改直到设计规则检查无误为止。将验证过的布局图转化成spice文件，再利用t-spice模拟，若有错误，再回到l-edit修改布局图。最后利用lvs将电路图输出的spice文件与布局图转化的spice文件进行对比，若对比结果不相等，则回去修正l-edit或s-edit的图。直到验证无误后，将l-edit设计好的布局图输出成gdsii文件类型，再交由工厂去制作半导体过程中需要的掩膜版。图3.2.1、tanner设计流程（三）使用s-edit设计电路原理图s-edit是一个电路图编辑的环境，其设计流程如下图。图 2.3.1、s-edit设计流程1. 打开s-edit程序执行在tanners-edit目录下的sedit.exe 文件，s-edit会自动将工作文件命名为“file0.sdb”并显示在窗口的标题栏。2. 另存新文件在s-edit程序中新打开的文件一律以file xx的名称命名，用户可将其更名为较有意义的文件名，以利于日后的应用。选择file-save as命令，打开“另存为”对话框，在“保存在”列表框中选取存储目录，在“文件名”文本框中输入新文件的名称，如ex。3. 环境设置s-edit 默认的工作环境是黑底白线，但这可依用户的爱好而自义颜色。选择setup-colors命令，打开color对话框，可分别设置背景色(background color)、前景色(foreground color)、选取的颜色(selection color)、格点的颜色(grid color)与原点的颜色(origin color)颜色。用鼠标选定颜色部分，即可更换颜色，如图3.2.2所示。图3.3.2、设置颜色4. 编辑模块s-edit编辑方式是以模块(module)为单位而不是以文件(file)为单位，每一个文件可以有多个模块，而每一个模块即表示一种基本组件或一种电路，故一个文件内可能包含多种组件或多个电路。每次打开新文件时便自动打开一个模块并将其命名为“module0”。5. 浏览组件库s-edit本身附有4个组件库，它们分别是在.tanners-editlibrary目录的scmos.sdb，spice.sdb，pages.sdb与element.sdb。若要引入这些组件库中的模块，可以选择module-symbol browser命令，打开symbol browser对话框， 单击add library按钮，可加入要使用的组件库，cmos与非门只需要用到spice组件库，如图3.3.3所示。图3.3.3、加入组件库6. 从组件库引用模块编辑与非门电路会利用到nmos，pmos，vdd与gnd这4个模块，所以要从组件库中复制nmos，pmos，vdd与gnd这4个模块到ex文件。即在图5所示的symbol browser对话框中，从spice组件库中选择vdd等，点击place将所选模块放置在原理图中，如图3.3.4所示。图3.3.4、引用模块7. 编辑与非门将加入的模块拖动到合适的位置，再连接信号线，在两对象相连接处，各节点上小圆圈消失即代表连接成功，但若有3个或以上的联机或组件节点接在一起时，则会出现实心圆圈，如图3.3.5(a)所示。8. 加入输入端口与输出端口利用s-edit提供的输入端口按钮与输出端口按钮，标明此与非门的输入输出信号的位置与名称，如图3.3.5(b)所示。(b)(a)图3.3.5、与非门原理图9. 建立与非门符号选择view-symbol mode命令，即可切换至符号模式。使用s-edit提供的工具画出与非门的电路符号，并加入与原理图相对应的输入输出端口，如图3.3.6所示。图3.3.6、与非门符号10. 输出成spice文件将设计好的s-edit电路图输出成spice格式，可借助于t-spice分析与模拟此设计电路的性质。单击s-edit右上方按钮，会自动输出成spice文件并打开t-spice与转换好的文件。但此时的spice文件必须加入电源与其他设置，才能以t-spice进行分析。（四）t-spice模拟分析t-spice是电路模拟与分析的工具，文件内容除了有组件与节点的描述外，还必须加上其他的设定，具体如表1所示，使用t-spice进行仿真的流程如图3.4.1所示。表 1、t-spice的设定设定说明范例包含文件设定设定使用某种制程参数进行模拟.include ml2_125.md使用mcnc 1.25um cmos 制程参数组件接脚所接节点与组件参数值可用s-edit进行电路图转换c1 out gnd 2pf电容c1一端接out，一端接gnd，电容值为2pf 端点电压源设定设定模拟时所使用的电压vs vdd gnd 5.0电压源vs正端接vdd，负端接gnd，电压值为5v 分析设定设定模拟方式.tran 2n 600n设定瞬时分析时间为600ns，时间间隔为2ns输出设定设定输出模拟结果.print tran v(in) v(out)输出节点in与out间的电压图3.4.1、t-spice流程1. 加载包含文件由于不同的流程有不同特性，在模拟之前，必须要引入mos组件的模拟文件，此模拟文件内包括电容电阻系数等数据，以供t-spice模拟之用。在这里选择mcnc 1.25um cmos 制程参数，将鼠标移至主要电路之前，选择edit-insert command命令，打开t-spice command tool对话框，选择files选项中的include file，接着选取模型文件m12_125.md，再单击insert command按钮，得到图3.4.3所示结果。图3.4.2、t-spice command tool对话框图3.4.3、加入制程参数2. vdd 电压值的设定设定vdd的电压值为5.0v，在spice文件末尾，选择edit-insert command命令，再在voltage source选项下选择constant选项，在对话框右侧出现的voltage source name文本框中输入“vvdd”， 在positive terminal 文本框中输入“vdd ”，在negative terminal (gnd)文本框中输入“gnd”，在dc value文本框中输入“5.0”，图3.4.4所示。单击insert command按钮，则会出现“vvdd vdd gnd 5.0”的文字。图3、vdd电压设定3. 设定a、b的输入信号在voltage source选项下选择pulse选项，在对话框右侧的voltage source name文本框输入“va”，在positive terminal文本框输入节点名称“a”，在negative terminal文本框输入“(gnd)”，在initial（电源起始点）文本框输入“0”，在peak（电源脉冲最高点）文本框输入“5”，在rise tune（脉冲波形的上升时间）文本框输入“5n”，在fall（脉冲波形的下降时间）文本框输入“5n”，在pulse width（脉冲波形的脉冲宽度）文本框输入100n，在pulse period（脉冲波形的脉冲周期）文本框输入“200n”，在initial delay（起始延迟时间）文本框输入“0n”。用同样的方法设置b节点的输入信号。图3.4.5、输入信号设定4. 分析设定t-spice command tool对话框中选择analysis选项，直接单击transient瞬时分析按钮，首先在modes选项组中选择standard (from dc op.point)单选按钮，在maximum time文本框输入“1n”，在simulation文本框输入“400n”，在methods选项组中选择standard bdf单选按钮，如图3.4.6。图3.4.6、分析设定5. 输出设定若要观察瞬时分析的结果，首先要设定观察瞬时分析结果为哪些节点的电压或电流。选择output选项，直接单击transient results按钮，在右侧出现的plot type下拉列表中选择voltage选项，在node name文本框中输入节点名称“a”，注意大小写需与程序中的节点名称完全一致，单击 add 按钮。再回到node name文本框输入节点名称“b”，单击 add 按钮，如此，再添加out节点。图 3.4.7、输出设定6. 进行模拟完成指令设定的文件如图3.4.8所示。然后选择simulate-start simulation命令，则会出现模拟结果的报告窗口simulation status，并会自动打开w-editor窗口来观看模拟波形图。图3.4.8、完成指令设定的文件7. 观看结果可在t-spice环境下打开模拟结果.out报告文件，如图3.4.9所示。也可在w-edit中观看模拟结果.out文件，可以得到仿真波形，如图3.4.10所示。图3.4.9、打开模拟结果图3.4.10、在 w-edit中观看模拟结果（五）l-edit版图设计l-edit是一个布局图的编辑环境，其设计流程如图3.5.1所示。图3.5.1、l-edit设计流程1. 打开l-edit程序运行l-edit前，先将屏幕显示改为256色，再执行在.tannerledit90目录下的ledit.exe文件，打开l-edit程序，l-edit会自动将工作文件命名为layoutl.sdb并显示在窗口的标题栏上。选择file-save as命令，选择合适的存储地址和文件名。2. 取代设定使用file-replace setup命令，单击from file下拉列表框右侧的browser按钮，选择.tannerledit90samplessprexample1lights.tdb文件，就可将lights.tdb文件的设定选择性应用在目前编辑的文件中，如图3.5.2所示。图3.5.2、取代设置3. 编辑组件l-edit编辑方式是以组件(cell)为单位而不是以文件(file)为单位的，每一个文件可有多个cell，而每一个cell可表示一种电路布局图或说明，每次打开新文件时也自动打开一个cell并将之命名为ce11，可根据需要重命名。4. 环境设定绘制版图，必须要有确实的大小，因此绘图前先要确认或设定坐标与实际长度的关系。选择setup命令，打开design对话框，在其中的technology选项卡中出现使用技术的名称、单位与设定，选用技术单位technology units为以lambda为单位，而lambda单位与内部单位internal unit的关系可在technology setup选项组中进行设定。如图3.5.3所示，我们设定一个lambda为1000个internal unit，也设定一个lambda等于一个micron。接着选择grid选项卡，其中包括使用格点显示设定、鼠标停格设定与坐标单位设定。设定结果为1个格点距离等于1个坐标单位也等于1个micron。图3.5.3、环境设置5. 选取图层绘制版图l-edit编辑环境是预设在p型基板上，故不需定义p型基板范围。与cadence ic类似，在画面左边有一个layers面板，其中有一个下拉列表，可选取要绘制的图层，图3.5.4（a）所示。绘制与非门版图会用到的图层包括(n well图层)、(active图层)、(n select图层)、(p select图层)、(poly图层)、(metal1图层)、(metal2图层)、(active contact图层)、(via 图层)。所选图层的版图规则可在图3.5.4（d）中的drc setup中得到，如图3.5.5所示。之后选择相应图形工具，画出所需图形，图形大小可在窗口左下角实时显示出来，非常方便而且准确，还可利用系统提供的的标尺定出图形范围，也可参考编辑环境中的网格点。 (a)图层选择 (b)形状选择 (c)图形操作 (d)drc图3.5.4、l-edit常用工具条图3.5.5、版图规则根据相应的版图规则和cmos与非门的结构，可绘制出如图3.5.6所示的与非门版图。图3.5.64、与非门版图6. 设计规则检查选择tools-drc命令，打开design rule check对话框，选中write errors to file复选框将错误项目纪录至cell0.drc文件或自行取文件名，若单击“确定”按钮，则进行设计规则检查。如图3.5.7所示。若检查发现有错误，可利用l-edit中的file-open命令打开错误纪录文件cell0.drc，打开 cell0.drc 的内容，可显示是违背了哪些设计规则，并标出发生错误的坐标范围，方便修改错误。(a) design rule check(b)drc结果图3.5.7、设计规则检查（drc）7. 截面观察利用l-edit的观察截面的功能来观察该版图设计出的组件的制作流程与结果。选择tools cross-section命令打开generate cross-section 对话框，再单击pick按钮在编辑画面选择要观察的位置，如图3.5.8所示。图3.5.8、截面观察8. 转化为spice文件将与非门版图转化成t-spice文件，可选择tools-extract命令，可转化为.spc文件，打开转换结果如图3.5.9所示 。图3.5.9、版图转换结果9. t-spice模拟将与非门版图转化出的结果nand2.spc利用t-spice来进行模拟。程序如下：加载包含文件vdd电压值设定设定a、b的输入信号分析设定输出设定进行模拟。设定完成及结果如图3.5.10所示。图3.5.10、版图仿真（六）lvs比较lvs是一个用来比较布局图与电路图所描述的电路是否相同的工具，亦即比较s-edit绘制的电路图与l-edit 绘制的布局图是否一致。要进行lvs 对比需要两个文件，一个是从l-edit版图转化出的结果(*.spc文件)，另一个是从s-edit绘制的电路图输出的文件(*.sp)。1. 打开lvs程序执行在.tannerledit90目录下的lvs.exe 文件。2. 打开文件先打开要进行对比的与非门电路，nand2.spc文件与nand2.sp 文件。3. 修改文件观察打开的nand2.spc文件与nand2.sp 文件，修改文件成图3.6.1所示，注意.include的路径设定修改为不带引号。图3.6.1、修改文件4. 打开lvs新文件在lvs环境下选择file-new命令，出现“打开”对话框，在其中的列表框中选择lvs setup选项。5. lvs设定在图3.6.2所示的setup 1中，input files选项组的layout net list文本框中输入自l-edit转化出的nand2.spc文件，在schematic net list文本框中输入自s-edit输出的nand2.sp文件。在output选项卡中填写lvs输出的文件名。再选择option选项卡来进行选项设定，选中其中的operate in t-spice syntax mode单选按钮与consider bulk nodes(substrate)during iteration matching复选框。选择advanced parameters选项卡来做进一步的设定，在mosfet elements选项组中选中lengths and widths复选框。选择performance选项卡进行设定，选择其中的normal iteration：consider fanout and element type单选按钮。设定完成后，存储lvs的设定，选择file-save命令。图3.6.2、lvs setup16. 执行对比设定完成后，选择verification-run命令可进行对比，对比结果如图3.6.3所示。图3.6.3、lvs结果从对比结果看出，这两个文件不完全相等。打开执行对比后产生的nan2.1st文件观察对比结果，spc中的w=10u，而sp中的w=22u，故两个文件不完全相等。7. 修改电路通过修改版图，使之转化后的w参数为22u，再进行lvs对比，可以看到电路相等（circuit are equal）的结果，对比结果如图3.6.4所示。图3.6.4、lvs对比结果（equal）四、与非门工作曲线分析（一） 直流分析1. 编辑s-edit原理图在原来与非门原理图所在的的ex.sdb文件中，新建一个module做直流分析。通过module-instance引用一开始画好的与非门符号图，再选择module-symbol browser命令，选取出直流电压源source_v_dc 作为此电路的工作电压源并接好vdd和gnd，同时在a、b上也接上直流电源，连接的结果如图4.1.1所示。图4.1.1、直流分析电路2. 编辑source_v_dc对象电路中有3个直流电压源source_v_dc模块，要便于区分，利用编辑对象功能更改其引用名称与spice输出形式即可。选取在vdd与gnd之间的source_v_dc符号，再选择edit-edit object命令，打开edit instance of module source_v_dc对话框，更改source_v_dc符号引用名称instance name为“vvdd”， 如图4.1.2所示，再将properties选项组中的spice output文本框的内容中的“v#”改为“$instance”，即spice output文本框的内容变为“$instance% pos % neg)$v”。 图4.1.2、编辑source_v_dc对象同样，也修改与a和b相连的直流电源。3. 输出成spice文件并仿真将修改好的原理图输出成spice文件，在t-spice程序中打开输出的.sp文件，与上面仿真时所做修改一样，加载包含文件、输入输出和分析设定，得到的spice文件如下图所示。图4.1.3、直流分析spice这里是将模拟输入电压va从0v变动到5v时（以0.1v线性增加），vb从0v变动5v时（以1v线性增加）。所得结果是输出电压对输入电压的变动结果，如图4.1.4所示。图4.1.4、直流仿真波形（二） 负载电容瞬态分析 1. 修改原理图参照以前的步骤，修改电路如图4.2.1所示，并修改所加电压源的属性。图4.2.1、负载电容分析电路2. 编辑capacitor对象由于所加电容需要更换电容值大小，所以可将电容值c为一个参数load，如图4.2.2所示，这样在输出的spice文件中，可以方便替换load的具体数值。图4.2.2、修改电容3. 修改spice文件同以前步骤一样，将原理图输出的s