DSP芯片的原理与开发应用试题与答案【总结】

一、填空题1．TMS320C5000系列DSP芯片包括（TMS320C54x）和（TMS320C55x）两大类。这两类芯片完全兼容，所不同的是TMS320C55x具有更低的功耗和更高的性能。2．TMS320系列DSP芯片的基本结构特点包括：(1、哈佛结构)；(2、流水线操作)；(3、专用的硬件乘法器)；（4、特殊的DSP指令）和（5、快速的指令周期）。3．数字信号处理的实现方法有（在通用的计算机上用软件实现）、（在通用的计算机系统中加上专用的加速处理机实现）、（用通用的单片机实现）、（用通用的DSP芯片实现）和（用专用的DSP芯片实现）。4．TMS320C54XDSP总的基本存储空间为(192)K字,其中数据空间(64)K字,程序空间(64)K字和I/O空间(64)K字。5．除TI公司外，比较著名的DSP芯片生产商还有：（AT&T）（AD）和（Motorola）等。6．TMS320C5000的中央处理单元主要由（算术逻辑单元）、（累加器）、（乘累加器）、（移位寄存器）和（寻址单元)组成。7．TMS320C54X的指令集包含了4种基本类型的操作，即（算术指令）、（逻辑指令）、（程序控制指令）和（封装和存储指令）。8．C54XDSP共有7种有效的数据寻址方式，分别为（立即数寻址）、（绝对地址寻址）、（累加器寻址）、（直接寻址）、（间接寻址）、（存储器映射寄存器寻址）和（堆栈寻址）。9．TMS320C54X有（8）条16位总线。包括（4）条程序/数据总线和（4）条地址总线。10.TMS320C54X的串口有4中类型：（标准同步串行口），（缓冲串行口），（时分复用串行口），（多通道缓冲串行口）。11.TMS320C54X系列芯片中有两个（40）位的累加器，每个累加器分为三个部分（保护位）、（高位字）和（低位字）。12.TMS320C5000提供了7中基本的数据寻址方式：立即数寻址、绝对地址寻址、累加器寻址、直接寻址、间接寻址、存储区映射寄存器寻址、堆栈寻址。13.时钟发生器为C54XDSP提供时钟信号，时钟发生器由（内部振荡器）和（锁相环电路）两部分组成。14.数字信号处理的实现方法有（在通用的计算机上用软件实现）、（在通用的计算机系统中加上专用的加速处理器实现）、（用通用的单片机实现）、（用通用的DSP芯片实现）和（用专用的DSP芯片实现）。15．DSP芯片运算速度衡量标准：1，指令周期；2，MAC时间；3，FFT执行时间；4，MIPS；5，MOPS；6，MFLOPS；7，BOPS16.MS320系列中央处理单元DSP芯片的CPU主要由以下几个部分组成：指令解码部分、运算与逻辑部分、寻址部分；运算与逻辑部分一般包括：累加器ACC、桶形位移寄存器、乘累加单元。17.TMS320C54x采用6级流水线。18.程序存储器主要用于存储程序指令。DSP芯片一般具有两种工作模式：微计算机模式和微处理器模式。工作模式由PMST寄存器中的位决定，若=0，DSP芯片工作于微计算机模式（片内ROM映射到程序空间），若=1，DSP芯片工作于微处理器模式（片内ROM被禁止）。19.根据系统功能划分，DSP硬件系统设计可以分为最小硬件系统设计和外围硬件接口设计。最小硬件系统只包含了DSP的基本电路模块。20.COFF目标文件应包含三个默认的块：.text块通常包含可执行代码.data块通常包含已初始化的变量；.bss块通常为未初始化的变量保留空间。二、简答题（40分）1.什么是DSP芯片?DSP芯片的主要特点是什么?DSP芯片，即数字信号处理芯片（也称数字信号处理器），是一种特别适合于进行DSP的微处理器，其主要应用是实时快速地实现各种DSP算法。DSP芯片的主要特点是：（1）在一个指令周期内一般至少可完成一次乘法和一次加法；（2）程序空间和数据空间分开，可以同时访问指令和数据；（3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问；（4）具有低开销或无开销循环及跳转的硬件支持；（5）快速的中断处理和硬件I/O支持；（6）具有在单周期内操作的多个硬件地址产生器；（7）可以并行执行多个操作；（8）支持流水线操作，使取指、译码和执行等操作可以并行执行。2．简述DSP应用系统的一般设计过程：定义系统性能指标采用高级语言进行性能模拟设计实时DSP应用系统借助开发工具进行软硬件调试系统集成与独立系统运行3．什么是冯.诺依曼结构？哈佛结构的特点是什么？冯.诺依曼结构是将指令、数据和地址存储在同意存储器中，统一编址，依靠指令计数器提供的地址来区分是指令、数据还是地址。哈佛结构是不同于传统的冯.诺依曼结构的并行体系结构，其主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。4.TMS320C54XDSP系列种类很多，但体系结构基本相同，主要由哪些部分组成？（10个部分）TMS320C54xx系列DSP芯片的结构主要包括：中央处理器（CPU）、内部总线结构、特殊功能寄存器、数据存储器（RAM）、程序存储器（ROM）、I/O端口、串行接口、主机并行接口（HPI）、定时器、中断系统等十个部分组成。5.以TMS320C54X为例，根据自己的理解，说明什么是流水线操作。流水线操作可把指令分成一系列子操作来完成。不同子操作完成不同的任务，一条指令经过所有的子操作才能得到结果。子操作操作可重叠。在同一个时钟周期内，在不同的单元可以处理多条指令，相当于并行执行了多条指令。6．简述DSP芯片串行口的种类和特点DSP芯片串行口的种类有四种类型：同步串行口、缓冲串行口、时分复用串行口和多通道串行口。各串行口的特点：同步串行口的接收和发送帧的比特帧的比特位数、发送与接收时钟频率等可以通过控制寄存器来配置；缓冲串行口（BSP）在自动缓冲模式下，BSP使用ABU内嵌式的地址产生器，串行口和缓冲区之间可以直接进行数据传输，缓冲区的起始地址和容量是软件编程控制的；时分复用（TDM）串口采用时分复用将多个外部器件复用与C54x进行串行通信，每一个时隙对应于其中的1路通信。这样TDM就可以和外部的多个应用接口实现方便灵活的数据交换。多通道缓冲串行口（McBSP）是在缓冲串行口的基础上发展起来的，其功能包括：全双工通信；双缓冲数据寄存器，允许连续的数据流；收发独立的帧信号和时钟信号；可与工业标准的编/解码器、AICs（模拟接口芯片）以及其它串行A/D、D/A接口；数据传输可以利用外部时钟，或者是片内的可编程时钟；当利用DMA为McBSP服务时，串行口数据读写具有自动缓冲能力。7．数字信号处理理论主要包括哪些内容?数字信号处理理论主要包括：信号的采集、离散信号的分析、离散系统分析、信号处理中的快速算法、信号的估值、滤波技术、信号的建模、信号处理中的特殊算法等。8．解释什么是数的定标？程序员确定一个数的小数点位于DSP芯片所给定的字长中的哪一位。9.什么是哈佛结构？改进的哈佛结构的特点是什么？哈佛结构是并行体系结构，程序和数据存储在不同的存储器中，两种不同的存储器相互独立，独立编制独立访问。改进的哈佛结构的特点是：允许数据存放在程序存储器；程序存放在高速缓冲区。10.开发DSP应用系统一般需要哪些软件工具？硬件工具计算机、仿真器、示波器、信号发生器、逻辑分析仪等；软件工具有高级语言、ccs、代码生成工具、代码调试工具、电路设计软件等。11.DSP最小系统一般包括哪些部分？DSP最小系统一般包括：时钟电路、复位电路、电源存储器接口、等待状态发生器、输入、抗混叠滤波、A/D转换器、DSP芯片、D/A转化器等部分。12.设计DSP应用系统时，DSP芯片应如何选择？设计DSP应用系统时，应该注意DSP芯片的运算速度、价格、硬件资源、运算精度、开发工具/功耗、封装的形式、质量标准、供货情况、生命周期等。13.COFF文件格式的优点：采用COFF目标文件格式，有利于模块化编程，并且为管理程序代码和系统存储空间提供灵活的方法。基于COFF格式编写汇编程序或C程序是，不必为程序代码或变量指定目标地址，这为程序编写、程序移植、程序升级提供了极大的方便。14.定时器的工作原理。定时器分为主定时模块和预定标模块。主定时模块包括PRD和TIM，由预定标模块定时；预定标模块包括TCR中的TDDR和PSC比特，由CPU时钟定时。在主定时模块中，对应于预定标模块的每个输出时钟，TIM值减1，当TIM减到0后，TIM内载入PRD的值。当设备复位或定时器单独复位时，PRD的内容也被载入TIM。主定时模块的定时器中断信号输出被送往CPU以及定时器的输出引脚TOUT。预定标模块中的TDDR和PSC均位于寄存器TCR中，每来一个CPU时钟，PSC值减1。与主定时模块一样，重置PSC值得时刻在PSC减到0、设备复位或者定时器单独复位时，此时TDDR的内容复制到[SC中。三、问答题1．已知指令执行前,A中的内容为0031160001,B中的内容为0058022032,C16为0,AR1中的内容为0201,数据存储区0201H的内容是2034，数据存储区0202H的内容是1221，试问执行指令DADD*AR1+,A,B后,A、B、AR3、0201H、0202H中的内容各是什么？执行前执行后A0031160001B0058022032B00514A1222C160AR10201AR30202DateMemory0201H20340201H20340202H12210202H12212．已知指令执行前,A中的内容为0001001000,B中的内容为0000001001,T的内容为0220,AR4中的内容为0100,AR5中的内容为0200，数据存储区0100H的内容是4321，数据存储区0200H的内容是4321，如果执行指令LD*AR4+,A||MAC*AR5+,B说明执行过程,并指出指令执行完成后A、B、T、AR4、AR5、0100H、0200H中的内容各是什么？解：将*AR4所指0100中的内容左移16位放入A的高端；同时将*AR5所指0200中的内容与T寄存器内容相乘，乘积与B中的内容相加结果存入B.已知执行前各种存储器中的内容：执行前执行后A0001001000A00B0000001001B00008EB621T0220T0220AR40100AR40101AR50200AR50201DateMemory0100H43210100H43210200H43210200H43213．已知指令执行前,A中的内容为0000770000,B中的内容为0000000000,FACT的内容为0,AR3中的内容为0100,AR4中的内容为0200，数据存储区0100H的内容是0055，数据存储区0200H的内容是00AA，程序COEFFS中的内容是1234,如果执行指令：FIRS*AR3+,*AR4+,COEFFS说明执行过程,并指出指令执行完成后A、B、FACT、AR3、AR4、0100H、0200H中的内容各是什么？。执行过程说明。A的高端和由COEFFS寻址得到的pmem相乘，结果与B相加结果存在B中；同时*AR3中的内容为0100所指的内容与*AR4中的内容为0200所指的内容相加结果左移16位放入A中。FIRS*AR3+,*AR4+,COEFFS执行前执行后A0000770000A0000FF0000B0000000000B000008762CFRCT0FRCT0AR30100AR30101AR40200AR40201DateMemory0100H0