第8次课-第3章门电路

对于TTL反相器，输入电流随输入电压的变化关系，称为输入特性，其输入端的等效电路如图3.5.12所示。一、输入特性3.5.3TTL反相器的静态输入特性和输出特性a.输入为低电平时，即vI＝0.2V，若VCC＝5V，则TTL反相器的输入电流为当vI＝0时此电流IIS称为输入短路电流，在TTL门电路手册中给出，由于和输入电流值相近，故分析和计算时代替IIL。b.输入为高电平时，即vI＝3.4V，T1发射结截止，处于倒置状态，只有很小的反向饱和电流IIH，对于74系列的TTL门电路，IIH在40μA以下.图3.5.13TTL反相器的静态输入特性IISD1导通输入低电平输入高电平二、输出特性

对于TTL反相器，输出电压与输出电流的关系，称为输出特性，其输出端的等效电路如图3.5.12所示。分为高电平输出特性和低电平输出特性。1.高电平输出特性当输出为vO＝VOH时，T4、D2导通，T5截止，等效电路如图3.5.14所示。图3.5.14输出高电平等效电路其高电平输出特性曲线如图3.5.15所示图3.5.15输出高电平特性曲线图3.5.14输出高电平等效电路实际方向

在iL<5mA时，由于T4为射极输出，故输出电阻低，输出电压vo几乎不随负载电流变化。iL>5mA时，T4进入饱和状态，输出电压vo随负载电流变化几乎线性下降。由于功耗限制，手册上的高电平输出电流要远小于5mA，74系列最大为IOH（max）＝－0.4mA2.低电平输出特性当输出为vO＝VOL时，T4、D2截止，T5导通，等效电路如图3.5.16所示。图3.5.16输出高电平等效电路其低电平输出特性曲线如图3.5.17所示图3.5.16输出高电平等效电路图3.5.17输出低电平特性曲线3.扇出系数（Fan-out）的计算

扇出系数就是一个门电路驱动同类型门电路的个数。也就是表示门电路的带负载能力。

对于图3.5.18所示电路，G1门为驱动门，G2、G3为负载门，N为扇出系数。当输出为低电平时，设可带N1个非门，则有图3.5.18扇出系数的计算IOLIIL实际方向当输出为低电平时，设可带N2个非门，则有图3.5.18扇出系数的计算IOHIIH则取N＝min｛N1，N2}

由于门电路无论是输出高电平还是低电平时，均有一定的输出电阻，故输出电压都要随负载电流的改变而发生变化。这种变化越小，说明门电路带负载的能力越强。有时用输出电平的变化不超过某一规定值时允许的最大负载电流来表示门电路的带负载能力。当G1输出为高电平时，有图3.5.18扇出系数的计算故取N＝10，即门G1可带同类门的个数为10个.四、输入端的负载特性

在实际使用时，有时需要在输入端和地之间或输入端和信号源低电平之间接入电阻RP。如图3.5.21所示由图可知，RP上的压降即为反相器的输入电压vI，即

在RP<<R1（较小）的条件下，vI随RP几乎线性上升。但当vI上升到1.4V以后，T2和T5的发射结同时导通，将vB1钳位在2.1V左右，此时vI不再随RP的增加而上升。解：vo1=VOH时，若使vI2≥VIH（min）

，则例3.5.4在图3.5.23所示电路中，为保证门G1输出的高低电平能正确地传送倒门G2地输入端，要求当vo1=VOH时，vI2≥VIH（min）；当vo1=VOL时，vI2≤VIL（max）。试计算RP最大允许值。已知G1、G2均为74系的TTL反相器，VCC＝5V，VOH＝3.4V,VOL＝0.2V,VIH（min）＝2.0V，VIL（max）＝0.8V，IIH＝40μA，IIL＝40μA。当vo1=VOL时，G2门的输入管T1导通，如图3.5.24所示，若使vI2≤VIL（max），则故取RP＝0.69kΩ3.5.4TTL反相器的动态特性（自学）一、传输延迟时间

信号通过一级门电路的延迟时间称为平均传输延迟时间，它是表示门电路工作速度的重要指标。如图3.5.26所示。图3.5.26TTL反相器的动态波形tPHL、tPLH。原因：结电容和寄生电容的存在。TTL门的平均传输延时为3~40ns二、交流噪声容限三、电源的动态尖峰电流3.5.5其他类型的TTL与非门一、其他逻辑功能的门电路1.与非门电路如图3.5.29所示图3.5.29TTL与非门电路输入级倒相级输出级在计算与非门每个输入端的输入电流时，应根据输入端的不同工作状态分别对待。当把两个输入端并联使用时，如图3.5.30a所示。等效电路如（b）若输入端接低电平时，输入电流的计算和反相器相同，即若输入端接高电平，T1的两个发射结反偏，故输入电流为单个输入端高电平输入电流的2倍。IIII例3.5.5如图2.3.15所示电路，已知TTL与非门的参数为IOH＝0.5mA，IOL＝8mA，IIL＝－0.4mA，IIH＝40μA，问可以驱动多少个同类逻辑门？解：设输出为高电平时，可以带N1个同类逻辑门，则2N1IIH≤IOH设输出为低电平时，可以带N2个逻辑门，则N2IIL≤IOL故取N＝122.或非门如图3.5.32为TTL或非门的电路，其输出为图3.5.32TTL或非门的电路3.与或非门

与或非门电路如图3.5.33所示，图3.5.33与或非门电路

与或门相比，输入管T1和T1都是多发射极的三极管，构成与门电路，其输出为4.异或门

异或门电路如图3.5.34所示，则注：与门和或门是在与非门和或非门的基础上加了一级反相器构成。图3.5.34异或门电路AB（A＋B）′二、集电极开路与非门（OC门）1.推拉式输出电路结构的局限性：与OD门一样，为了实现线与结构，TTL与非门也可以采用集电极开路的形式。

如图3.3.35所示将推拉式TTL与非门的输出端并联，则当某一门的输出端为低电平，如Y2=0,则当Y1=1时，会有G1门的电流通过G2门的T5管，这个电流远远超过正常工作电路，有可能使T5管损坏。图3.3.35①输出电平不可调②负载能力不强，尤其是高电平输出③输出端不能并联使用

为了使TTL与非门能实现线与功能，把输出级的去掉T3、T4管，使T5管的集电极开路，就构成集电极开路门，即OC门。推拉式输出电路结构的局限性：图3.3.352.OC门的结构特点图3.3.36如图3.3.36所示为OC门的电路和结构和符号，输出管的集电极开路。工作时需外接负载和电源，如图3.5.37所示若利用OC门实现线与功能，则将几个OC门的输出并联起来用一个上拉电阻即可，如图3.3.38所示。图3.3.383.线与的实现工作原理：对于图3.5.39所示电路，只有Y1、Y2有一个为低电平，Y即为低电平；只有Y1、Y2同时为高电平，Y才为高电平；即图3.5.394、外接负载电阻RL的计算

外接电阻RL的取值合适与否，决定驱动门输出电平是否在允许值之内

当输出为高电平时，所有的驱动管都截止。RL取值不能太大，否则VOH会降低，小于VOH（min），如图3.5.40所示a.驱动管输出为高电平时图3.5.40输出为高电平的情况VOHIOHIIH图3.5.40输出为高电平的情况VOHIOHIIH其中n－驱动管的个数

m－负载管输入端的个数

IOH－每个OC门T5管截止时的漏电流；IIH－负载门每个输入端的高电平输入电流b.驱动管输出为低电平时

当驱动管输出为低电平时，若只有一个驱动门的T5管导通，则RL取值不能太小，否则VOL会提高，大于VOL（max），如图3.5.41所示则：图3.5.41输出为高电平的情况VOLIOLIIL其中：m－负载管短路电流的个数；IOL－OC门T5管导通时的电流；IIL－负载门每个输入端的短路输入电流4.OC门的应用a.实现与或非逻辑－线与图3.5.38b.电平转换

与OD门一样，由于OC门的高电平可以通过外加电源改变，故它可作为电平转换电路。c.实现数据采集可实现母线（总线）的数据的接收和传送。例2.3.4如图2.3.36所示电路，各门均为TTL电路，输出高电平为VOH＝3.6V，VOL＝0.3V。电压表满量程为50V，内阻为20KΩ/V，试问对应给定输入信号A、B、C的取值（如表一)，开关S断开和闭合时V1和V2的值。则当S断开时，相当此端加高电平，T2、T5导通，将T1的基极电位钳位在2.1V，故V1＝2.1-0.7=1.4V；当S闭合时，若此端输入为低电平，则相应的be结导通，将T1的基极电位钳位在0.3+0.7=1V，故V1＝1-0.7=0.3V；此端输入为高电平则与S断开相同.解：对于门G2的输入端可以用图2.3.37所示电路来等效。故对应的输入输出如表二三、三态TTL与非门（TSL－ThreeStateLogicGate）三态TTL与非门又叫三态门，它是在普通与非门电路的基础上附加控制电路构成的。其特点是除了输出高、低电平两个状态外，还有第三种状态，即高阻状态。其典型电路如图3.5.46所示

它与普通与非门电路的主要差别是输入级多了一个使能端EN和一个二极管D。图3.5.461.电路结构其逻辑符号及逻辑功能如图3.5.47所示，控制端为低电平有效。图3.5.47图3.5.462.工作原理当EN＝0时，P＝1，D截止，

与非门为正常工作状态，即当EN＝1时，P＝0，D导通，T4截止；而P＝0使得T1导通，T2、T5截止，与非门为高阻态，即Y＝Z.当控制端为高电平有效时，工作原理与此相反。3.三态门的用途图3.5.51总线结构图3.5.50数据的双向传输TTL三态门除了电平转换，也可以构成数据的双向传输和总线结构，如图3.5.50和图3.5.51所示。

电路如图3.5.52所示，试用表格方式列出各门电路的名称、输出逻辑式及当ABCD＝1001时各输出逻辑函数的取值。练习：答案：3.5.6TTL数字集成电路的各种系列(自学）3.6其它类型的双极型数字集成电路(自学）3.8TTL电路与CMOS电路的接口(自学）第四章组合逻辑电路内容提要

本章重点介绍组合逻辑电路的特点、分析与设计。在此基础上，介绍常用的集成组合逻辑电路。最后介绍组合逻辑电路上存在地竞争－冒险现象，产生的原因及消除的方法。本章主要内容4.1概述4.2组合逻辑电路的分析和设计4.3若干常用的组合逻辑电路4.4组合逻辑电路中的竞争－冒险现象4.1概述

1.组合逻辑电路的特点任意时刻的输出仅仅取决于该时的输入，与电路原来的状态无关。其输出端的逻辑式为输出和输入的真值表如表4.1所示

此电路为半加器，当输入端的值一定时，输出的取值也随之确定，与电路的过去状态无关，无存储单元，属于组合逻辑电路。2.逻辑功能的描述

逻辑功能的描述可以用逻辑函数、逻辑图及真值表来实现。由于逻辑图不够直观，一般需要将其转换成逻辑函数或真值表的形式。

对于任何一个多输入、多输出的组合逻辑电路来讲，都可以用4.1.2所示框图来表示。其中：a1、a2…an表示输入变量，y1、y2…ym表示输入变量，其输出输入的逻辑关系可表述为

在电路结构上信号的流向是单向性的，没有从输出端到输入端的反馈。电路的基本组成单元是逻辑门电路，不含记忆元件。但由于门电路有延时，故组合逻辑电路也有延迟时间。4.2.1组合逻辑电路的分析方法4.2组合逻辑电路的分析方法和设计方法组合逻辑电路分析就是给定某逻辑电路，分析其逻辑功能。分析的步骤为:a.由所给电路写出输出端的逻辑式；b.将所得的逻辑式进行化简；d.由真值表分析电路的逻辑功能，即是做什么用的。c.由化简后的逻辑式写出输出输入的真值表；例4.2.2分析图4.2.2所示电路的逻辑功能.解：由4.2.2图可得其真值表为其逻辑功能为半加器。练习：如图4.2.3所示电路，分析其逻辑功能。解：输出端的逻辑式为输出输入真值表为由真值表可知，为全加器4.2.2组合逻辑电路的设计方法

组合逻辑电路的设计就是根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路。

所谓的最简就是指实现的电路所用的器件