数字电路 第3章

第3章集成逻辑门3.1数字集成电路的分类3.2TTL集成逻辑门3.3MOS集成逻辑门3.4集成门电路使用中的实际问题3.1数字集成电路的分类

数字集成电路按其内部有源器件的不同可以分为两大类。

一类为双极型晶体管集成电路，它主要有晶体管—晶体管逻辑(TTL-TransistorTransistorLogic)、射极耦合逻辑(ECL-EmitterCoupledLogic)和集成注入逻辑(I2L-IntegratedInjectionLogic)等几种类型。

另一类为MOS(MetalOxideSemiconductor)集成电路，其有源器件采用金属—氧化物—半导体场效应管，它又可分为NMOS、PMOS和CMOS等几种类型。

目前数字系统中普遍使用TTL和CMOS集成电路。TTL集成电路工作速度高、驱动能力强，但功耗大、集成度低；MOS集成电路集成度高、功耗低。早期的CMOS器件工作速度较慢，随着制造工艺的不断改进，其工作速度已经赶上甚至超过了TTL电路，因此超大规模集成电路基本上都是CMOS工艺制造。

小规模集成电路：(SSI-SmallScaleIntegration)，每片组件内包含10个以内门电路。逻辑门和触发器属于SSI.

中规模集成电路：(MSI-MediumScaleIntegration)，每片组件内含10~100个门电路。常用的译码器、数据选择器、加法器、计数器、移位寄存器等组件属于MSI。

数字集成电路按集成度可分为下面四类：

大规模集成电路：(LSI-LargeScaleIntegration)，每片组件内含100~10000个门电路。

超大规模集成电路：(VLSI-VeryLargeScaleIntegration)，每片组件内含10000个门电路。常见的LSI、VLSI有只读存储器、随机存取存储器、微处理器、单片微处理机、位片式微处理器、高速乘法累加器、通用和专用数字信号处理器等。一、半导体二极管的开关特性IDVD0导通条件：

VD≥0.7V导通时的特点：1)VD0.7V（箝位作用）2)正向电阻rD很小，相当于一个闭合的开关。+3．1半导体二极管和三极管的开关特性1、导通2、截止条件和截止时的特点++截止条件：

VD<0.7V截止时的特点：

ID

0，反向电阻很大，相当于一个断开的开关。（1）工作状态：工作状态分类导通截止放大饱和VCEIC（mA）饱和区截止区放大区二、半导体三极管的开关特性ICIEIB+–––++VBEVCEVBC1）导通与截止的判别VBE<0.7VYes——截止No——导通2）导通与截止的不同点

截止导通射结VBEVBE<0.7V,反偏或正偏VBE0.7V(条件)但在死区内(0V~0.6V)BE结正偏各极电流IE=0,IB=0,IC=0IB

0,IC0,(特点)VCE=VCCIE

0ICIEIB+–––++VBEVCEVBC4）放大与饱和的不同点

放大 饱和各极电流IC=IBIC<IB

间关系IE=(1+)IBIE<(1+)IBVCEVCE=VCC–ICRCVCES=0.3V

结论：要使T工作于开关接通状态，需使之工作于饱和区。要使T工作于开关断开状态，需使之工作于截止区。3.2TTL集成逻辑门3.2.1TTL与非门的工作原理图3-1典型TTL与非门电路①输入级。由多发射极管V1和电阻R1组成，其作用是对输入变量A、B、C实现逻辑与，所以它相当一个与门。R1bUCCe1e2e3cABCR1V1V2V3e1e2e3c(b)ABCV4P1bUCC②中间级。由V2、R2、R3组成，在V2的集电极与发射极分别可以得到两个相位相反的电压，以满足输出级的需要。③输出级。由V3、V4、V5和R4、R5组成，这种电路形式称推拉式电路，它不仅输出阻抗低，带负载能力强，而且可以提高工作速度。1.输入全部为高电位(3.6V)

当输入端全部为高电位3.6V时:V1所有的发射结反偏,V1的集电结正偏;此时的V1是处于倒置(反向)运用状态(把实际的集电极用作发射极，而实际的发射极用作集电极)，

V1管的基极电流:

由于Ib1较大足以使V2管饱和，且V2管发射极向V5管提供基流，使V5也饱和，这时V2的集电极压降为这个电压加至V3管基极，可以使V3导通。它不能驱动V4，所以V4截止。因此输出为：2.输入端至少有一个为低电位(0.3V)

当输入端至少有一个为低电位(0.3V)时：V1的基极电位Ub1被钳在1V，Ic1≈0，但V1的基流Ib1很大，因此这时V1处于深饱和状态：因而V2、V5均截止。此时V2的集电极电位Uc2≈UCC=5V，足以使V3、V4导通，因此输出为高电位：

综上所述，当输入端全部为高电位(3.6V)时，输出为低电位(0.3V)，这时V5饱和，电路处于开门状态；当输入端至少有一个为低电位(0.3V)时，输出为高电位(3.6V)，这时V5截止，电路处于关门状态。表3-1TTL与非门各级工作状态输入V1V2V3V4V5输出

与非门状态全部为高电位倒置工作饱和导通截止饱和低电位UOL

开门至少有一个为低电位深饱和截止微饱和导通截止高电位UOH

关门由此可见，电路的输出和输入之间满足与非逻辑关系：

TTL与非门具有较高的开关速度，主要原因有两点：一：由于采用了多射极管V1,它缩短了V2和V5的开关时间。

当输入端全部为高电位时，此时V1向V2提供了较大的基极电流，使V2、V5迅速导通饱和；当某一输入端突然从高电位变到低电位时，Ib1转而流向V1低电位输入端，该瞬间将产生一股很大的集电极电流Ic1，正好为V2和V5提供了很大的反向基极电流，使V2和V5基区的存储电荷迅速消散，因而加快了V2和V5的截止过程，提高了开关速度。

二：由于采用了推拉式输出电路，加速了V5管存储电荷的消散过程。当V2由饱和转为截止时，V3和V4导通。由于V3、V4是复合射随，输出阻抗低，有较强的带负载能力。

3.2.2TTL与非门的特性与参数1.电压传输特性

电压传输特性：是指输出电压跟随输入电压变化的关系曲线，即UO=f(uI)函数关系，它可以用图3-3所示的曲线表示。曲线大致分为四段：

图3-3TTL与非门的电压传输特性AB段(截止区)：UI≤0.6V时，V1工作在深饱和状态，Uces1＜0.1V，Ube2＜0.7V，故V2、V5截止，V3、V4均导通，输出高电平UOH=3.6V。BC段(线性区)0.6≤UI<1.3V时CD段(转折区)：1.3≤UI<1.4V时DE段(饱和区)：UI≥1.4V时产品指标：VOH≥2.4V（1）输出高电平VOH定义：VOH—当“与非”门有一个或几个输入端是低电平时的输出电平。几个重要参数：产品指标：VOL<0.4V（2）输出低电平VoL定义：VOL—当“与非”门输入全为高电平时的输出电平。(3)阈值电压UT。阈值电压也称门槛电压,电压传输特性上转折区中点所对应的输入电压UT≈1.3V，可以将UT看成与非门导通(输出低电平)和截止(输出高电平)的分界线。

(4)开门电平UON

开门电平UON是保证输出电平达到额定低电平(0.3V)时，所允许的最小输入高电平。通常输入高电平的最小值UON=2V

(5)关门电平UOFF

关门电平UOFF是保证输出电平为额定高电平(2.7V左右)时，允许输入的最大低电平.通常输入低电平的最大值UOFF≈0.8V(6)噪声容限UNL、UNH噪声容限:实际应用中，由于外界干扰、电源波动等原因，可能使输入电平UI偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制。低电平噪声容限:是指在保证输出高电平的前提下，允许叠加在输入低电平上的最大噪声电压(正向干扰)，用UNL表示：UNL=UOFF-UIL高电平噪声容限:是指在保证输出低电平的前提下，允许叠加在输入高电平上的最大噪声电压(负向干扰)，用UNH表示：3.6VVi0.3V3.6VVo0.3VVNLVNHVoffVon2.4V图3-4TTL与非门输入特性

2.输入特性输入特性是指输入电流与输入电压之间的关系曲线，即II=f(uI)的函数关系。典型的输入特性如图3-4所示。电流由信号源流入TTL时方向为正，反之为负。

当任一输入端接地时流经此输入端的电流。典型值：IIS≤1.5mA（1）输入短路电流IIS（2）输入漏电流IIH当输入端接高电平时的输入电流。典型值：IIH≤40μA3.输入负载特性：输入电压Ui随输入电阻R变化的曲线图3-5TTL与非门输入负载当与非门输入端所接电阻RI≤Roff，相当于接低电平，这一阻值称“关门电阻ROFF”。Roff=0.7K当与非门输入端所接电阻RI≥Ron，相当于接高电平，这一阻值称“开门电阻ROn”。Ron=2K(2)开门电阻RON(1)关门电阻ROFFIIL负载1负载N（1）灌电流负载：与非门处于开态时，输出电流从负载流进V5.4.输出特性：输出电压随输出电流（负载电流）变化的关系。VCCVCCR1T1R1T1ILIIL图3-7TTL与非门输出低电平的输出特性∵IL=IC5IL↑→IC5

↑→T5饱和深度↓→破坏了IB>IBS

的饱和条件→T5脱离饱和区→VO↑→驱动门的逻辑电平遭遇破坏（低电平值升高）。

因此，IL≤25ｍA（2）拉电流负载:与非门处于关态时，输出电流从V4流出到负载.•图3-8TTL与非门输出高电平时的输出特性当拉电流IL＜5mA时，V3、V4处于射随器状态，因而输出高电平UOH变化不大。当IL＞5mA时，V3进入深饱和，由于IR5≈IL，UOH=UCC-Uces3-Ube4-ILR5，故UOH将随着IL的增加而降低。因此，为了保证稳定地输出高电平，要求IL≤14mA，5.扇入系数和扇出系数

扇入系数:是指门的输入端数。扇出系数:是指一个门能驱动同类型门的个数。

6.平均延迟时间tpd

平均延迟时间是衡量门电路速度的重要指标，它表示输出信号滞后于输入信号的时间。导通延迟时间tPHL：通常将输出电压由高电平跳变为低电平的传输延迟时间称为导通延迟时间tPHL。截止延迟时间tPLH：将输出电压由低电平跳变为高电平的传输延迟时间称为截止延迟时间tPLH。。tpd为tPLH和tPHL的平均值：通常，TTL门的tpd在3~40ns之间。图3-9TTL与非门的平均延迟时间3.2.3TTL集成电路系列

①输出端不能直接和地线或电源线(+5V)相连。因为当输出端与地短路时，会造成V3、V4管的电流过大而损坏；当输出端与+5V电源线短接时，V5管会因电流过大而损坏。

②两个TTL门的输出端不能直接并接在一起。因为当两个门并接时，若一个门输出为高电平，另一个门输出低电平，就会有一个很大的电流从截止门的V4管流到导通门的V5管(见图3-12)。这个电流不仅会使导通门的输出低电平抬高，而且会使它因功耗过大而损坏。

TTL门使用注意事项：图3-12TTL门输出端并联情况1.集电极开路门集电极开路门又称OC(OpenCollector)门，其电路及符号如图3-13所示。图3-13OC门电路3.2.4集电极开路门和三态门OC门的输出端可以直接并接，如图3-14所示。图中只要有一个门的输出为低电平，则F输出为低，只有所有门的输出为高电平，F输出才为高，因此相当在输出端实现了线与的逻辑功能：图3-15外接上拉电阻RL的选取

当所有OC门都为截止状态(输出高电平)时，

当所有一个OC门处于状态(输出低电平)时，综合以上两种情况，RL的选取应满足：图3-16OC门应用举例

利用OC门可以驱动发光二极管，如图3-16(b)所示。但由于有上拉电阻RL存在，降低了系统的开关速度，故OC门只适用于速度不高的场合。

2.三态门三态逻辑(TSL)输出门除了具有逻辑0和逻辑1这两个状态外，还具有高阻输出的第三状态(或称禁止状态)，这时输出端相当于悬空。。图3-17三态与非门电路、符号及真值表

上半部分是三输入与非门下半部为控制部分

当G=0时，F′输出高电位，这时三态门和普通与非门一样，F=A·B。当G=1时，F′输出低电位，VD1导通，使Uc2被钳制在1V左右，致使V4也截止。这样V4、V5都截止，输出端呈现高阻抗，相当于悬空或断路状态。图3-18各种三态逻辑门的符号图3-19三态门应用图3-20CMOS反相器NMOS管的栅源开启电压UTN为正值，PMOS管的栅源开启电压是负值，3.3MOS集成逻辑门3.3.1.CMOS反相器图3-21CMOS反相器的电压传输特性CMOS反相器的主要特性

从以上分析看出，CMOS电路有以下特点：

①静态功耗低。CMOS反相器稳定工作时总是有一个MOS管处于截止状态，流过的电流为极小的漏电流，因而静态功耗很低，有利于提高集成度。

②抗干扰能力强。由于其阈值电压UT=1/2UDD，在输入信号变化时，过渡区变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等。约为0.45UDD。同时，为了提高CMOS门电路的抗干扰能力，还可以通过适当提高UDD的方法来实现。这在TTL电路中是办不到的。③电源电压工作范围宽，电源利用率高。CMOS反相器的输出电压摆幅大，UOH=UDD,UOL=0V，因此电源利用率很高。CMOS非门传输延迟较大，且它们均与电源电压有关。表3-2列出了温度为25℃、负载电容为50pF时，不同电源电压下CMOS非门的传输延迟和功耗。由表可见，电源电压越高，CMOS电路的传输延迟越小，功耗越大。3.3.2、CMOS逻辑门CMOS与非门①A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。②只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。3.4集成门电路使用中的实际问题1.TTL电路与CMOS电路的接口TTL电路和CMOS电路接口时，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。表3-5TTL、CMOS电路的输入、输出特性参数1)用TTL电路驱动CMOS电路①当用TTL电路驱动4000系列和HC系列CMOS电路时，必须设法将TTL电路的输出高电平提升到3.5V以上。此时可以在TTL电路的输出端接一个上拉电阻(例如3.3kΩ)至电源UCC(+5V)。此时，CMOS电路相当于一个同类TTL电路的负载。如果CMOS电路的电源较高，TTL的输出端仍可接一上拉电阻，但需使用集电极开路门(如T1006)电路，如图3-2