计算机组成原理习题讲解_第1页
计算机组成原理习题讲解_第2页
计算机组成原理习题讲解_第3页
计算机组成原理习题讲解_第4页
计算机组成原理习题讲解_第5页
已阅读5页,还剩15页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1:设机器字长为32位。阶码7位,阶符1位,尾数23位,数符1位,阶码和尾数均用补码表示。则浮点表示的最大正数为多少?最小负数为多少?最小的绝对值为多少?JfJ1J2…J7SfS1S2…S23解:最大正数:011…1011…1,即(1-2-23)×2127最小负数:011…1100…0,即-2127最小绝对值:100…0000…1,即2-23×2-1282:某浮点数基数为2(即阶码的低),阶码3位,阶符1位,尾数7位,数符1位,阶码和尾数都用补码表示,且尾数采用规格化;请写出:(1)最大正数真值是多少?(2)非零最小正数真值是多少?,(3)绝对值最大的负数真值是多少?(4)绝对值最小的负数真值是多少?JfJ1J2J3SfS1S2…S7解:浮点数的格式为:最大正数:0111011…1,即(1-2-7)×27=127绝对值最大负数:0111100…1,即-(1-2-7)×27=-127绝对值最小负数:1000110…0,即-2-1×2-8=-2-9非零最小正数:1000010…0,即2-1×2-8=2-93:有一个字长为16位的浮点数,阶码6位,含一位阶符,用补码表示;尾数10位,用补码表示,含一位数符;基数为2。请写出:(1)最大正数的十进制表示,(2)最大负数的十进制表示,(3)最接近于零的正规格化数的十进制表示。JfJ1J2…J5SfS1S2…S9解:浮点数的格式为:最大正数:011…1011…1,即(1-2-9)×231最大负数:100…0111…1,即-2-9×2-32=-2-41最接近零的正规格化数:

100…0010…0,即2-32×2-1=2-33设x=2010×0.11011,y=2100×(-0.10101),求x+y=?解:假设两数均以补码表示,且采用双符号位,则它们的浮点表示分别为[x]浮=00010,00.11011[y]浮=00100,11.01011(1)求阶差并对阶△e=ex-ey=[ex]补+[-ey]补

=00010+11100=11110即△e=-2,x的阶码小,应使Sx右移2位,ex加2,[x]浮=00100,00.00110(11)其中(11)表示Sx右移2位后移出的最低两位数。(2)尾数求和00.00110(11)+11.0101111.10001(11)(3)规格化处理尾数运算结果的符号位与尾数最高有效位相同,应进行左规处理,结果为11.00011(10),阶码为00011。(4)舍入处理采用0舍1入处理,则有11.00011+111.00100(5)判溢出因为阶码符号位为00,不溢出,故得最终结果为:x+y=2011×(-0.11100)例:假定有两种静态RAM芯片:1K×4位4片;4K×1位4片,试用这些芯片构成4KB存储器。1:说明如何用上述芯片组成该计算机的主存储器;2:画出主存储器的组成框图。解:1:首先用四片4K×1位组成存贮器的高4位(采用位并联法),用4片1K×4位片子组成存贮器的低四位(采用地址串联法),其中后者是用一片2:4译码器。例:已知地址总线A0-A15,其中A0为最低位,半导体存储器由4K×4的ROM芯片和2K×8位的RAM芯片构成,按字节编址。该存储器ROM的容量为8KB,RAM的容量为16KB。1:组成该存储器需要ROM和RAM芯片各多少?2:该存储器一共需要多少根地址线?ROM芯片和RAM芯片各需连入几根地址线?3:画出该存储器的结构图。解:1:ROM芯片4片,RAM芯片8片。2:存储器一共需要地址线16条,连入ROM需要地址线12条、连入RAM需要地址线11条。3:存储器结构图如下解:指令格式及寻址方式特点如下:(1)单字长二地址指令,(2)操作码字段OP可以指定24=16条指令(3)使用通用寄存器寻址方式。无论是源操作数还是目标操作数,可采用8种寻址方式来确定,可使用8个寄存器。(4)这种指令结构可以是RR型指令,或者是RS型指令,还可以是SS型指令。例:设CPU结构如图所示,其中有一个累加寄存器AC、一个状态条件寄存器和其他四个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向。(1)说明图中四个寄存器a、b、c、d的名称;(2)简述指令从主存取到控制器的数据通路;(3)简述数据在运算器和主存之间进行存/取访问的数据通路。例:设Ai、Bi表示两个一位的二进制数,Ci是来自低位的进位,将Ai、Bi及Ci进行全加,得到相加以后的和Si以及向高位的进位Ci+1。要求:(1)写出全加器的真值表。(2)根据真值表写出Si和Ci+1的逻辑表达式。(3)根据逻辑表达式,画出由与非门和异或门构成的全加器逻辑图。例:设A和B分别是两个用补码表示的n+1位的二进制数,其中A0和B0分别为A、B的符号位,要求:(1)试用全加器、异或门设计一个串行进位的二进制补码加减运算器,且具有溢出检测逻辑,画出该加减运算器的组成框图。(2)说明怎样控制完成加减运算。(3)设符号位产生的进位为Cn+1,最高有效位产生的进位为Cn,,溢出信号为V0,判断产生溢出的条件。M为方式控制输入线,当M=0时,做加法(A+B)运算;当M=1时,做减法(A-B)运算,在后一种情况下A-B运算转化成[A]补+[-B]补运算,求补过程由来实现。当Cn=Cn-1

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论