嵌入式系统讲义04_第1页
嵌入式系统讲义04_第2页
嵌入式系统讲义04_第3页
嵌入式系统讲义04_第4页
嵌入式系统讲义04_第5页
已阅读5页,还剩31页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

2023/2/41主要内容4.1存储系统概述4.2存储设备组织4.3存储器时序4.4存储器接口2023/2/424.1存储系统概述4.1.1半导体存储器4.1.2存储器的性能指标4.1.3常用的几种存储器2023/2/434.1.1半导体存储器作用存放程序与数据嵌入式系统存储器的特殊要求集成度高、体积小、功耗低发展趋势片上集成Why?——性能、可靠性、成本片内存储器VS片外存储器片内:速度快、容量小片外:容量大、速度慢2023/2/444.1.2存储器的性能指标性能指标只读性挥发性存储容量速度功耗可靠性2023/2/454.1.3常用的几种存储器SRAM(静态随机存储器)存储密度小6管结构,占用较大芯片面积价格较高功耗较高容量较小存取速度快接口时序简单2023/2/464.1.3常用的几种存储器(续)DRAM(动态随机存储器)存储密度大单管结构单位存储成本较低功耗较低容量较大接口时序复杂需要刷新电路2023/2/474.1.3常用的几种存储器(续)EEPROM非挥发存储密度小单位存储成本较高容量小写入有限制,页写要等待接口时序简单,一般采用串行接口小量参数存储2023/2/484.1.3常用的几种存储器(续)Flash(闪存存储器)非挥发存储密度大单位存储成本较低容量大接口时序复杂——需要擦除及Block写NORFlash&NANDFlash2023/2/494.1.3常用的几种存储器(续)FRAM(铁电存储器)非挥发功耗低读写速度快接口时序简单类似SRAM接口成本高2023/2/4104.1.3常用的几种存储器(续)并行接口存储器引脚数目多——三大总线地址、控制总线数据总线(8/16/32位)存储容量大适用于大容量存储场合存取速度快接口时序复杂,编程透明2023/2/4114.1.3常用的几种存储器(续)串行接口存储器引脚数目极少存储容量较小适用于较小存储容量场合存取速度较慢使用串行接口通信,接口标准化,编程不透明I2C、SPI可以用软件通过GPIO模拟2023/2/4122004年亚洲存储器选用情况2023/2/4134.2存储设备组织4.2.1存储器的结构4.2.2嵌入式系统存储器子系统4.2.3S3C44B0x的存储分配2023/2/4144.2.1存储器的结构2023/2/4154.2.2嵌入式系统存储器子系统与通用计算机并无本质区别,但有自身特点存储密度要求功耗要求片内集成存储器——彻底抛弃片外存储器一般焊接在板子上,较少采用内存条存储空间分配嵌入式系统一般具有多种类型存储器支持多种存储器扩展接口灵活、可配置2023/2/4164.2.3S3C44B0x的存储分配一共有8个BankBank0~Bank5可接ROM(Flash)、SRAM存储器Bank6~Bank7可接FPM/EDO/SDRAM存储器支持两种端格式的存储器Big/LittleEndian如何支持多种存储器字宽的引导ROM?OM引脚,外部连接决定引导ROM的字宽如何支持多种存储器字宽的其他存储器?在引导ROM里对其他存储器进行配置2023/2/417S3C44B0微控制器片内集成存储控制器2023/2/418S3C44B0存储空间分配并非所有的组都要使用,但BANK0必须(启动代码)2023/2/4194.3存储器时序4.3.1数字信号的三种状态4.3.2时序转换4.3.3建立/保持时间4.3.4存储器时序2023/2/4204.3.1数字信号的三种状态高电平(逻辑1——理论5/3.3V)低电平(逻辑0——理论0V)高阻态(三态——断开)2023/2/4214.3.1数字信号的三种状态(续)标准TTL电平发送端高电平:>2.4V低电平:<0.4V接收端高电平:>2.0V低电平:<0.8V特点噪声容限小负载能力弱2023/2/4224.3.1数字信号的三种状态(续)标准CMOS电平发送端高电平:>0.9Vdd低电平:<0.1Vdd接收端高电平:>0.7Vdd低电平:<0.3Vdd特点噪声容限大负载能力强2023/2/4234.3.2时序转换时序转换状态转换2023/2/4244.3.2时序转换(续)时序转换状态转换2023/2/4254.3.2时序转换(续)时序转换状态转换2023/2/4264.3.3建立/保持时间时钟信号2023/2/4274.3.3建立/保持时间(续)锁存器与触发器触发器没有别的控制信号,在每一个时钟的正边沿对q信号进行采集并延迟后输出为q’。2023/2/4284.3.3建立/保持时间(续)建立时间在时钟信号边沿到来之前,数据信号必须提前一段时间保持稳定有效保持时间在时钟信号边沿到来之后,数据信号必须在随后的一段时间内保持稳定有效所有数据信号在时钟信号边沿(触发器采集)前/后一段时间内必须满足建立/保持时间的要求性能和鲁棒性的折中2023/2/4294.3.3建立/保持时间(续)2023/2/4304.3.4存储器时序(timing)时序图设备之间输入输出信号的表示方法体现了设备之间输入输出信号的关系实质表明什么时候一个信号需要确认,什么时候从设备得到一个期望的响应要求时序信号必须兼容,否则需要添加额外的电路2023/2/4314.3.4存储器时序(续)某存储器时序图示例参考功能描述最小值最大值单位t1rd持续时间60nst2rd到有效数据输出30nst3data持续时间510ns2023/2/4324.3.4存储器时序(续)访存时序配合存控发出的信号要满足存储器的时序要求存储器返回的信号要满足存控的时序要求2023/2/4332满足存控的建立时间,则时钟周期T3满足存控的保持时间1满足存储器的时序要求,则时钟周期T4所以最小时钟周期T为2023/2/434本讲小结目的与要求掌握常用存储器的特点、分类以及性能指标;标准电平、建立、保持时间、存储器时序分析熟悉S3C44B0x的存储器分配了解存储器时序的基本概念重点与难点典型存储器的特点、分类以及性能指标存储器时序分析阅读章节:第4.1~4.3节作业:1什么是建立时间?什么是保持时间?访存时序配合的基本原则是什么?2023/2/435参考功能描述最小值最大值单位t0RD延迟时间510nst1RD持续时间60nst2RD有效到数据输出30nst3RD

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论