数电试题文档

通信071~5班2008~2009学年第二学期《数字电子技术基础》课试卷试卷种类：A卷题号一二三四五六七八总成九绩得分一、单项选择题（每题2分，共24分）1、8421BCD码01101001.01110001变换为十进制数是：（c）A：78.16B：24.25C：69.71D：54.562、最简与或式的标准是：（c）A：表达式中乘积项最多，且每个乘积项的变量个数最多B：表达式中乘积项最少，且每个乘积项的变量个数最多C：表达式中乘积项最少，且每个乘积项的变量个数最少D：表达式中乘积项最多，且每个乘积项的变量个数最多3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（B）A：消去1个表现形式不相同的变量，保留相同变量B：消去2个表现形式不相同的变量，保留相同变量C：消去3个表现形式不相同的变量，保留相同变量表1D：消去4个表现形式不相同的变量，保留相同变ABCF量4、已知真值表如表1所示，则其逻辑表达式为：0000（A）A：A⊕B⊕C00110101B：AB+BC0110C：AB+BC1001D：ABC（A+B+C）101011005、函数F(A，B，C)=AB+BC+AC1111的最小项表达式为：（B）A：F(A,B,C)=∑m（0，2，4）B：F(A,B,C)=∑m（3，5，6，7）C：F(A,B,C)=∑m（0，2，3，4）D：F(A,B,C)=∑m（2，4，6，7）6、欲将一个移位寄存器中的二进制数乘以（32）10需要（C）个移位脉冲。A：32B：10C：5D：67、已知74LS138译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7～Y0是：（C）A：11111101B：10111111C：11110111D：111111118、要实现Qn1Qn，JK触发器的J、K取值应是：（D）A：J=0，K=0B：J=0，K=1C：J=1，K=0D：J=1，K=19、能够实现线与功能的是：（B）A：TTL与非门B：集电极开路门C：三态逻辑门D：CMOS逻辑门10、个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过（B）可变换为4位并行数据输出。A：8msB：4msC：8μsD：4μs11、表2所列真值表的逻辑功能所表示的逻辑器件是：（C）表2输入输出I7I6I5I4I3I2I1I0Y2Y1Y0A：译码器1×××××××111B：选择器01××××××110C：优先编码器001×××××101D：比较器0001××××10000001×××011000001××0100000001×0010000000100012、图1所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的CSSSS44321结果是：（A）A：11000B：11001C：10111D：10101图1二、判断题（每题1分，共6分）1、入采用共阳极LED数码管时，应配置输出高电平有效的七段显示译码器。（F）2、若两逻辑式相等，则它们对应的对偶式也相等。（T）3、单稳触发器和施密特触发器是常用的脉冲信号整形电路。（T）4、与逐次逼近型ADC比较，双积分型ADC的变换速度快。（F）5、钟控RS触发器是脉冲触发方式。（F）6、A/D变换过程经过取样、保持、量化和编码四个步骤。（T）三、填空题（每题1分，共20分）1、逻辑代数的三种基本运算规则代入定理、反演定理、对偶定理。2、逻辑函数的描述方法有逻辑真值表、逻辑函数式、逻辑图、波形图、卡诺图等。3、将8k×4位的RAM扩展为64k×8位的RAM，需用16片8k×4位的RAM，同时还需用一片38译码器。4、三态门电路的输出有低电平、高电平和高阻态3种状态。5、Y=ABC+AD+C的对偶式为YD=（A+B+C）(A+D)C。6、一个10位地址码、8位输出的ROM，其储藏容量为2^13。7、若用触发器组成某十一进制加法计数器，需要4个触发器，有5个无效状态。8、欲将一个正弦波电压信号转变为同频率的矩形波，应当采用施密特触发器电路。9、图2所示电路中，74161为同步4位二进制加计数器，RD为异步清零端，则该电路为6进制计数器。10、图3所示电路中触发器的次态方程Qn+1为A’Q’。图2图3四、解析题（共20分）1、解析用图4（a）、（b）集成十进制同步可逆计数器CT74LS192组成的计数器分别是几进制计数器。CT74LS192的CR为异步清零端（高电平有效），LD为异步置数控制端（低电平有效），CPU、CPD为加、减计数脉冲输入端（不用端接高电平），CO和BO分别为进位和借位输出端。（4分）6和23图4(a)图4(b)2、用ROM设计一个组合逻辑电路，用来产生以下一组逻辑函数Y1ABCDABCDABCDABCDY2ABCDABCDABCDABCDY3ABDBCDY4BDBD列出

ROM

应有的数据表，画出储藏矩阵的点阵图。3、试画出图5所示电路在Q2、Q3输出信号的频率与

CP、RD信号作用下Q1、Q2、Q3的输出电压波形，并说明CP信号频率之间的关系。（6分）

Q1、图5五、设计题（共20分）1、用

74LS161设计一个

10进制计数器。

（1）同步预置法，已知

S0＝0001。（2）异步清零法。（10分）2、集成准时器

555如图

6（a）所示。（1）用该集成准时器且在规格为

100KΩ、200K、500K的电阻，0.01uf、0.1uf、1uf的电容器中选择合适的电阻和电容，设计一个满足图5（b）所示波形的单稳态触发器。(2）用该集成准时器设计一个施密特触发器，画出施密特触发器的电路图。当输入为图5（c）所示的波形时，画出施密特触发器的输出U0波形。（10分）图6（a）

图6（b）

图6（c）六、综合解析计算题（共10分）试解析图7所示电路的工作原理，画出输出电压υ0的波形图，列出输出电压值υ0的表。表3给出了RMA的16个地址单元中所存的数据。高6位地址A9~A4向来为0，在表中没有列出。RAM的输出数据只用了低4位，作为CB7520的输入。因RAM的高4位数据没有使用，故表中也未列出。（8分）表3A3A2A1A0D3D2D1D000000000000100010010001100110111010011110101111101100111011100111000000110010000101000011011001111000101110101111110100111111011图7υ0的电压值A3A2A1A0D3D2D1D0υ0(V)200800000000~_2009_学年第二学期00010001《数字电子技术基础》课程00100011试卷00110111标准01001111答案及评分标准A(√)01011111卷专业__01100111通信____班级__2007011100111~5______1000000110010000一、单项选择题（每题2分，共24分）1、C；2、C；3、B；4、A；5、B；6、C；7、C；8、：D；9、B；10、B11、C12、A二、判断题（每题1分，共6分）1、（×）2、（√）3、（√）4、（×）5、（×）6、（√）三、填空题（每题1分，共20分）1、代入定理、反演定理、对偶定理2、逻辑真值表、逻辑函数式、逻辑图、波形图、卡诺图3、16、3线-8线4、高电平、低电平、高阻5、（A+B+C）(A+D)C、6、8K或2137、4、58、施密特触发器9、六10、AQn四、解析题（共20分）1、解：（a）为6进制加计数器；（2分）（b）为23进制加计数器。（2分）2、解：将函数化为最小项之和形成后获取Y1m0m5m10m15Y2m2m7m8m13Y3m2m5m7m10Y4m0m2m5m7m8m10m13m15（2分）ROM的数据表（3分）ROM的储藏矩阵图（3分）n1nCP）3、Q1Q1（CP1Q2n1Q2n（CP2Q1）1分Q3n1Q3n（CP3Q2）1分3分fQ31fQ21fQ11fCP1分248五、设计题（共20分）1、解：（1）S＝0001，M＝10，则SM-1＝1010（5分）（2）S＝0000，M＝10，则S＝10M1010（5分）2、（1）解：要实现的单稳态触发器设计以下

(5

分，其中图

3分，R、C参数各1分)因为

，所以选

。（2）施密特触发器及波形以下列图(5分，图3分，波形2分)六、综合解析计算题（共10分）QQ解：十进制计数器74LS160工作在计数状态，在CP脉冲序列的作用下，QQ的状3210态从0000到1001循环计数，将储藏器A9~A0=0000000000~0000001001这十个地址单元中储藏的数据依次读出，作为CB7520的数字量输入。CB7520高四位数字量输入d9d8d7d6每位为1时产生的输入模拟