时序逻辑电路分析与设计_第1页
时序逻辑电路分析与设计_第2页
时序逻辑电路分析与设计_第3页
时序逻辑电路分析与设计_第4页
时序逻辑电路分析与设计_第5页
已阅读5页,还剩29页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、时序逻辑电路分析与设计 (II)孙卫强1内容提要时序逻辑电路的分类时序电路的分析方法同步时序电路的分析方法异步时序电路的分析方法常用的时序逻辑电路计数器寄存器和移位寄存器序列脉冲发生器序列信号发生器时序逻辑电路的设计方法同步时序电路设计异步时序电路设计计数器(Counters)用基本逻辑门和触发器构成的计数器异步计数器(9-1)同步计数器(9-2)加法/减法计数器(9-3)集成触发器集成异步4比特二进制计数器集成同步4比特二进制计数器集成触发器的级联用分立元件构成的计数器2bit异步计数器,0-3计数3bit异步计数器,0-7计数简单的计数器,完成2N个状态的循环计数其中N为计数器中触发器的数

2、量。希望得到非2N个状态的计数器时CLR:异步复位端,可以不受时钟限制,异步地将触发器复位(清零)希望得到非2N个状态的计数器时电路从0000(Q3Q2Q1Q0)开始0000希望得到非2N个状态的计数器时电路从0000(Q3Q2Q1Q0)开始1000希望得到非2N个状态的计数器时电路从0000(Q3Q2Q1Q0)开始0100希望得到非2N个状态的计数器时电路从0000(Q3Q2Q1Q0)开始1100希望得到非2N个状态的计数器时电路从0000(Q3Q2Q1Q0)开始0010希望得到非2N个状态的计数器时电路从0000(Q3Q2Q1Q0)开始01010000当计数到1010时,所有触发器被复位。

3、希望得到非2N个状态的计数器时电路从0000(Q3Q2Q1Q0)开始0000当计数到1010时,所有触发器被复位。希望得到非2N个状态的计数器时复位信号把所有触发器清零,计数器重新从0000开始计数。1001毛刺, glitch另一个截断(Truncated)的计数序列异步的模12计数器任意小于16进制的异步计数器如何得到?计数器(Counters)用基本逻辑门和触发器构成的计数器异步计数器(9-1)同步计数器(9-2)加法/减法计数器(9-3)集成触发器集成异步4比特二进制计数器集成同步4比特二进制计数器集成触发器的级联同步计数器 分析方法I同步计数器写出激励方程写出次态方程写出输出方程得到

4、状态转移表画出状态转移图画出时序图J0=1K01J1=Q0K1Q0Q0N+1=Q0Q1N+1=Q0Q1+Q0Q1Q1Q0Q1N+1Q0N+10001011010111100更加复杂的同步计数器每来一个时钟翻一次Q0翻到1翻一次Q0Q1均翻到1翻一次Q0Q1Q2均翻到1翻一次请注意和二进制加法的关系!把一个四位二进制数每次加1,则:末位(最低位)每次都翻转高位只有在低位全为1时,才翻转思考:用相同的思路如何得到同步减法计数器?计数器(Counters)用基本逻辑门和触发器构成的计数器异步计数器(9-1)同步计数器(9-2)加法/减法计数器(9-3)集成触发器集成异步4比特二进制计数器集成同步4比

5、特二进制计数器集成触发器的级联加法/减法计数器由输入来控制计数器向上/向下计数,即加法/减法计数。计数器(Counters)用基本逻辑门和触发器构成的计数器异步计数器(9-1)同步计数器(9-2)加法/减法计数器(9-3)集成触发器集成异步4比特二进制计数器集成同步4比特二进制计数器集成触发器的级联集成异步4bit二进制计数器74LS93ACTR: Counter DIV 16: Divided by 16A Divided by 16 Counter74LS93A集成异步4bit二进制计数器74LS93A异步10进制 减法计数器异步12进制减法计数器计数器(Counters)用基本逻辑门和触

6、发器构成的计数器异步计数器(9-1)同步计数器(9-2)加法/减法计数器(9-3)集成触发器集成异步4比特二进制计数器集成同步4比特计数器集成触发器的级联集成4bit同步计数器74HC163(二进制)/74HC160(十进制)74HC16374HC160集成4bit同步计数器74HC163(二进制)/74HC160(十进制)异步清零输入数据装载输入计数使能端TRipple Carry Out,级联进位输出计数使能端P74HC160十进制加法计数器当且仅当计数值为10,并且ENT为1时RCO为1。集成4bit同步计数器的数据装载过程ENPENT信号有效(低电平),则数据被装载入触发器。11111注意,数据装载时钟同步,与的异步复位不同。计数器(Counters)用基本逻辑门和触发器构成的计数器异步计数器(9-1)同步计数器(9-2)加法/减法计数器(9-3)集成触发器集成异步4比特二进制计数器集成同步4比特计数器集成触发器的级联计数器的级联用两个十进制计数器级联构成一个100进制的计数器前一个计数器的进位输出TC接到后一个计数器的CTEN总的计数值是每个计数器计数值的乘积集成计数器的级联1MHz100KHz10KHz集成触发器的级联用数据装载实现任意进制的计数器1计数范围:(63C0)16(FFFF)1640000进制计数器计数器(Counters)用基本逻

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论