QuartusII原理图输入设计方法_第1页
QuartusII原理图输入设计方法_第2页
QuartusII原理图输入设计方法_第3页
QuartusII原理图输入设计方法_第4页
QuartusII原理图输入设计方法_第5页
已阅读5页，还剩12页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、QuartusII原理图输入设计方法EDA 技术实用教程 原理图输入设计方法 1.1 设计流程 1. 为本项工程设计建立文件夹 假设本项设计的文件夹取名为adder，路径为：d:adder。 图5-42 元件输入对话框 原理图输入设计方法 2. 输入设计项目和存盘 图5-43 将所需元件全部调入原理图编辑窗并连接好 原理图输入设计方法 3. 将设计项目设置成可调用的元件 图5-44 连接好的全加器原理图f_adder.bdf 原理图输入设计方法 4. 设计全加器顶层文件 图5-45 f_adder.bdf工程设置窗 原理图输入设计方法 5. 将设计项目设置成工程和时序仿真 图5-46 加入本工

2、程所有文件 原理图输入设计方法 5. 将设计项目设置成工程和时序仿真 图5-47 全加器工程f_adder的仿真波形 原理图输入设计方法 5. 将设计项目设置成工程和时序仿真 原理图输入设计方法 1.2 应用宏模块的原理图设计 1. 计数器设计 图5-48 含有时钟使能的两位十进制计数器 原理图输入设计方法 1.2 应用宏模块的原理图设计 1. 计数器设计 图5-49 两位十进制计数器工作波形 2. 频率计主结构电路设计 图5-50 两位十进制频率计顶层设计原理图文件 原理图输入设计方法 1.2 应用宏模块的原理图设计 2. 频率计主结构电路设计 图5-51 两位十进制频率计测频仿真波形 3. 时序控制电路设计 图5-52 测频时序控制电路 原理图输入设计方法 原理图输入设计方法 1.2 应用宏模块的原理图设计 3. 时序控制电路设计 图5-53 测频时序控制电路工作波形 4. 顶层电路设计 图5-54 频率计顶层电路原理图 原理图输入设计方法 1.2 应用宏模块的原理图设计 4

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论