数字电路组合电路的分析与设计PPT课件

1、组合逻辑电路的定义逻辑电路组合逻辑电路时序逻辑电路现时的输出仅取决于现时的输入除与现时输入有关外还与电路的原状态有关03第1页/共94页04 一、组合电路的分析已知电路图描述电路基本功能基本思想：第2页/共94页1. 由给定的逻辑图写出逻辑关系表达式。分析方法与步骤2. 对逻辑表达式进行必要的化简。3. 列出输入输出真值表并得出电路功能的结论。电路 结构输入输出之间的逻辑关系电路功能描述05第3页/共94页例1：分析下图的逻辑功能。 &ABFABABBABABABABAFBABABABA11第4页/共94页真值表相同为“1”不同为“0”同或门=1BAF功能：用基本门 实现同或门07第5

2、页/共94页例2：分析下图的逻辑功能。 &2&3&4AB1FM1被封锁08第6页/共94页&2&3&4AB1F被封锁选通电路09M0第7页/共94页例3：分析下图的逻辑功能。 &ABFCoCiBACiBACi)(BA10=1=1第8页/共94页11CiBACiBAABCiCiBACiBACiFABCiBABCiAABCiBACo)(代入整理后，两输出为： 第9页/共94页真值表： 功能： F为A、B、Ci 之和，Co为三个数之和产生的进位 命名：一位全加器第10页/共94页 AB CiFCo全加器半加器ABCS一位集成半加器与全加器13注

3、意：加法器真值表要牢记第11页/共94页 关于加法：1 1 0 11 0 0 1+举例：A=1101, B=1001, 计算A+B01101001114第12页/共94页二进制加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的相加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。15第13页/共94页（1）半加器： 半加运算不考虑从低位来的进位A-加数；B-被加数；S-本位和；C-进位。A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 16BABABASABC 真值表

4、逻辑函数第14页/共94页逻辑图半加器ABCS中规模集成逻辑符号17=1&ABSC第15页/共94页（2）全加器： 相加过程中，既考虑加数、被加数又考虑低位的进位位。集成逻辑符号：18 AB CiFCo全加器第16页/共94页 双全加器SN74LS183的管脚图114SN74H1831A1B 1Ci1Co1F2Ci2Co2F2A 2BUccGND719第17页/共94页应用举例：用一位全加器构成两位加法器。进位 A2 A1 B2 B1+C D2 D120BFCo全加器ACiF全加器A2A1B2B1D2D1CCoABCi第18页/共94页其它加法器芯片：SN74H83-四位串行进位全加器

5、。SN74283-四位超前进位全加器。21第19页/共94页 AB CiFCo全减器半减器ABCS一位集成半减器与全减器22注意：减法器真值表要牢记第20页/共94页例4：分析下图的逻辑功能。 23&1Y0Y2Y3YA1A0E11111第21页/共94页由图写出输入输出之间的逻辑关系： EAAY010EAAY011EAAY013EAAY01224第22页/共94页真值表：E0Y1Y2Y3Y特别注意：某些符号上的“”仅表示该符合是低电平有效，不是“非”。25第23页/共94页电路功能分析：1）E 为 1 时，无论 A1、A0 是什么输入 输出均为高电平1；2）E 为 0 时， A1、A0

6、 的四组不同输 入导致对应的一个输出为低电平， 其他的输出为高电平；3）E 称使能（Enable）端。 26电路命名： 2-4译码器第24页/共94页组合电路分析的总结组合电路分析的总结271）电路从前向后推，逐步写出函数关系， 再写真值表，从真值表寻找电路功能；2）对基本组合电路要相当熟悉；3）注意使能（Enable）端。有时多个，常 为负电平有效，但也有正电平有效的。 第25页/共94页28任务要求最简单的逻辑电路基本思想： 二、组合电路的设计第26页/共94页1. 指定实际问题的逻辑符号与含义，列出真值表，根据真值表写出表达式。2. 用逻辑代数或卡诺图对逻辑表达式进行化简。3. 画出逻辑

7、电路图。设计步骤：29第27页/共94页例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1. 首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为 F，多数赞成时是“1”，否则是“0”。2. 根据题意列出逻辑状态真值表。30第28页/共94页根据题意，写真值表31第29页/共94页ABC000111100100100111ABACBCCABCABF3. 画出卡诺图，化简函数：32第30页/共94页4. 根据逻辑表达式画出逻辑图。CABCABF&1&AB

8、CF33第31页/共94页CABCABCABCAB&ABCFCABCABF若用与非门实现34第32页/共94页例2. 设计一个一位全减器，两个减数分别是A、B，Ci 是低位向本位的借位，Co是本位向高位的借位，F 是差。解题步骤：1）根据题意和一位二进制数的减法规 则，写真值表；2）根据真值表画K图，化简逻辑函数；3）根据所用器件，画出电路图。35第33页/共94页1. 根据题意，写真值表36第34页/共94页CiAB0001111001CiAB0001111001FCo2. 画出卡诺图37第35页/共94页BCiCiBABCiCiBABCiCiBACiBACo)()(3. 化简并根据

9、所用器件调整逻辑函数CiBACiBACiBAABCiCiBAF38第36页/共94页4. 画出逻辑电路图&CiBF=1=1CoA1本例 完成39第37页/共94页401）正确建立给定问题的逻辑描述是关键；2）工程考量，指标兼顾：电路简单，器件 多见门类少，级数少，功耗小等；3）不同的逻辑表达式可能功能相同，如 组合电路设计的总结组合电路设计的总结CDACBACBDCBAFBDACBACBDCBAF),(),(第38页/共94页41三、中规模集成（MSI）组合电路第39页/共94页常用MSI组合逻辑器件： 编码器 译码器 数据选择器（MUX） 数据分配器 数码比较器 加法器减法器42第4

10、0页/共94页一、 译码器译码是将某个二进制编码翻译成电路的某种状态，是将输入的某个二进制编码与电路输出的某种状态相对应。 二进制译码器 二-十进制译码器 显示译码器分类：43第41页/共94页（1）二进制译码器将n个输入的组合码译成2n种电路状态。也叫n-2n译码器。译码器的输入： 一组二进制代码译码器的输出：一组高低电平信号44第42页/共94页450Y1Y2Y3YE0A1A2-4 译码器1A0A2A3-8 译码器0Y1Y2Y3Y4Y5Y6Y7Y1EAE2BE2常用二进制译码器举例第43页/共94页2-4 译码器74LS139的内部线路46&1Y0Y2Y3YA1A0E输入使能端输出

11、11111第44页/共94页74LS139 2-4译码器的功能表E0Y1Y2Y3Y注意：译码器功能表要牢记47第45页/共94页E1E101A11A01Y11Y21Y31Y01A11A01Y11Y21Y31YE202A12A02Y12Y22Y32YccUGND32Y22Y12Y02Y12A02AE274LS139管脚图一片139中含两个2-4译码器48第46页/共94页例：利用译码器分时将采样数据送入计算机。0Y1Y2Y3Y0A1AS2-4线译码器ABCD三态门三态门三态门三态门AEBECEDE总线49第47页/共94页工作原理：（以A0A1=00为例）000数据0Y1Y2Y3Y0A1AS2-

12、4线译码器ABCD三态门三态门三态门三态门AEBECEDE总线脱离总线50第48页/共94页（2）二-十进制译码器（BCD译码器）51将输入的一位BCD码（四位二进制数）译成10种不同的电路状态。1A0A2ABCD 译码器0Y1Y2Y3Y4Y5Y6Y7YE8Y9Y3ABCD 码第49页/共94页（3）显示译码器二-十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。52第50页/共94页abcdefg53显示器件： 常用的是七段数码显示管a b c d e f g+5V共阳共阴第51页/共94页显示器件： 七段数码显示管显示 a b c

13、 d e f g0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 0 2 1 1 0 1 1 0 1abcdfge54第52页/共94页显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图消隐控制端557第53页/共94页功能表（简表）输 入输 出显 示DABIag10XXXX0000000消隐8421码译码显示字型完整的功能表请参考相关的芯片手册。56第54页/共94页74LS49与七段显示器件的连接：bfac d egbfac d egBID C B A+5V+5V74LS49是集电极开路，必须接上拉电阻74LS4957第55页/共94页二、

14、数据选择器（MUX）从一组数据中选择一路信号进行传输的电路，称为数据选择器。A0A1D3D2D1D0W控制信号输入信号输出信号数据选择器类似一个多掷开关。选择哪一路信号由相应的一组控制信号控制。58第56页/共94页59Y0A1A4选1 MUX常用数据选择器举例E D0 D1 D2 D3YE1A2A8选1 MUX D0 D1 D2 D30A D4 D5 D6 D7第57页/共94页集成电路74LS153E使能端604选1 MUX的性质（真值表）第58页/共94页4选1 MUX的性质（函数式）TmiiiDDDDAADDDDAAAAAAAADmAADAADAADAADY)()()()()()()(

15、3210013210010101013001312010010161时条件：0E第59页/共94页4选1 MUX的性质（K图）E功能表62时0EA0A10101Y第60页/共94页0D7DEY集成电路 74LS151638选1 MUX的性质（真值简表）第61页/共94页8选1 MUX的性质（函数式）时0ETmiiiDDDDDDDDAAADmAAADAAADAAADAAADAAADAAADAAADAAADY)()()()()()()()()()(76543210012700127012601250124012312202120010164第62页/共94页8选1 MUX的性质（K图）65A0A2

16、A10001111001YYE1A2A8选1 MUX D0 D1 D2 D30A D4 D5 D6 D7时0E第63页/共94页用两片74LS151构成十六选一数据选择器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A2A2A3D8D15D0D7=0D0D7=1D0D7第64页/共94页用两片74LS151构成十六选一数据选择器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A2A2A3D8D15D0D7=1D8D15=1D8D15第65页/共94页三、数码比较器比较两个数的大小或是否相等。 1）一位比较器 2）四位比较器68第66页/共94页（1）一位数值比较器

17、功能表69第67页/共94页BABA”“ABBABA”“BABA”“70第68页/共94页逻辑图逻辑符号A=B&=1ABAB71ABABAB)L(ABA=BAB(A=B)LB1B0B3B2A1A0A3A2第70页/共94页四位集成比较器74LS85A3B2A2A1B1A0B0B3B3(AB) AB A=B ABGNDA0B0B1A1A2B2A3UCC低位比较结果比较结果，可向高位输出(AB)LAB A=BAB）L（ABA=BAB）L（ABA=BABA1B1A0B0A3B3A2B2（A=B）L?010?74LS85高位芯片 74LS85低位芯片74第72页/共94页MSI 组件都是为了某

18、种专门的逻辑功能而设计，但是通过适当的设计和连接，可以实现一般的组合逻辑功能。用MSI 组件设计逻辑电路，可以减少连线、提高可靠性。75四、用MSI组件实现组合逻辑函数第73页/共94页 方法: 1）函数对比法（代数法） 2）卡诺图对比法 76（1）用数选器MUX 实现逻辑函数 第74页/共94页1）函数对比法（代数法） 例1：用4选1 MUX实现如下逻辑函数。BCCBACBACBAF77第75页/共94页与四选一选择器输出的逻辑式比较:)()()()(013120100101AADAADAADAADY可令：BA0CA1ADD10AD 2变换：）（）（）（BCBCABCACBAF1)(13D7

19、8解：BCCBACBACBAF对FY 第76页/共94页D0D1D2D3A0A1YBCAF“1”E接线图：74LS153791第77页/共94页2） 卡诺图对比法 将n个变量函数的K图与n个地址输入的MUX的卡诺图对比 80第78页/共94页例2：用8选1 MUX实现如下逻辑函数。CABCABFABC000111100100100111A0A2A10001111001YF对比81第79页/共94页如令：AA 0CA 104210DDDD17653DDDDFY BA 2电路图：FYE1A2A8选1 MUX D0 D1 D2 D30A D4 D5 D6 D7BCA 0 0 0 1 0 1 1 182第80页/共94页 卡诺图对比法 如函数的变量数比MUX的输入地址个数多时，关键是真值表与卡诺图的等效降维变换 83第81页/共94页真值表的降维变换 等效变换84第82页/共94页ABC00011110010010011185AB0101FF卡诺图的降维变换 等效变换第83页/共94页例3：用4选1 MUX实现如下逻辑函