微型计算机原理与接口技术课件

1、第第 3 3 章章 存储器及其组成设计存储器及其组成设计 在现代计算机中在现代计算机中,存储器处于全机中心地位存储器处于全机中心地位 3.1 概述概述 存储器存储器 运算器运算器 控制器控制器 输入输入 输出输出 复习：存储器各个概念之间的关系复习：存储器各个概念之间的关系 单元地址单元地址 0000 0001 . . . . . . . . XXXX 存储单元存储单元 存储元存储元 存储体存储体 1. 1. 存储容量存储容量（Memory Capacity ） H 存储器由若干存储器由若干“存储单元存储单元”组成，每一单元存放一个组成，每一单元存放一个“字字 节节”的信息的信息 1 1字节（

2、字节（Byte)Byte)即为即为8 8位二进制数位二进制数 2 2字节即为字节即为1 1个个“字字”(word)”(word) 4 4字节即为字节即为1 1个个“双字双字”(Dword)”(Dword) H1K1K容量为容量为10241024个单元个单元 1M=1024K=10241M=1024K=1024* *10241024单元单元 1G=1024M1G=1024M 1T=1024G 1T=1024G 一一.计算机系统存储器的主要性能指标计算机系统存储器的主要性能指标 2. 存取时间存取时间（Memory Access Time） 3存储周期存储周期 (Memory Cycle Time

3、) 4可靠性可靠性 （Reliability） 5功耗与集成度功耗与集成度（Power Loss and Integration Level） 6性能价格比性能价格比(Cost Performance) 7存取宽度存取宽度 (Access Width) 二二. .存储器分类存储器分类: : 1. 按存储介质分按存储介质分 半导体存储器半导体存储器：用半导体器件组成的存储器。：用半导体器件组成的存储器。 磁表面存储器：磁表面存储器：用磁性材料做成的存储器。用磁性材料做成的存储器。 2. 按存储方式分按存储方式分 随机存储器随机存储器：任何存储单元的内容都能被随机存取，且存取：任何存储单元的内容都

4、能被随机存取，且存取 时间和存储单元的物理位置无关。时间和存储单元的物理位置无关。 顺序存储器：顺序存储器：只能按某种顺序来存取，存取时间和存储单元只能按某种顺序来存取，存取时间和存储单元 的物理位置有关。的物理位置有关。 3. 按存储器的读写功能分按存储器的读写功能分 只读存储器只读存储器(ROM)：存储的内容是固定不变的，只能读出而：存储的内容是固定不变的，只能读出而 不能写入的半导体存储器。不能写入的半导体存储器。 随机读写存储器随机读写存储器(RAM)：既能读出又能写入的半导体存储器。：既能读出又能写入的半导体存储器。 4. 按信息的可保存性分按信息的可保存性分 非永久记忆的存储器非永

5、久记忆的存储器：断电后信息即消失的存储器。：断电后信息即消失的存储器。 永久记忆性存储器：永久记忆性存储器：断电后仍能保存信息的存储器。断电后仍能保存信息的存储器。 5. 按在计算机系统中的作用分按在计算机系统中的作用分 根据存储器在计算机系统中所起的作用，可分为根据存储器在计算机系统中所起的作用，可分为: 主存储器主存储器、辅助存储器辅助存储器、高速缓冲存储器高速缓冲存储器、 控制存储器控制存储器等。等。 半半 导导 体体 存存 储储 器器 只读只读 存储器存储器 ROM 随机读写随机读写 存储器存储器 RAM 掩膜掩膜ROM 可编程可编程ROM （ PROM ） 可擦除可擦除ROM （ E

6、PPROM ） 电擦除电擦除ROM （ E 2PROM ） ） 静态静态RAM （ SRAM ） 动态动态RAM （ DRAM ） 半导体存储器半导体存储器 H 内存条内存条: :由于动态由于动态RAMRAM集成度高，价格较便宜，在微机系统集成度高，价格较便宜，在微机系统 中使用的动态中使用的动态RAMRAM组装在一个条状的印刷板上。系统配有组装在一个条状的印刷板上。系统配有 动态动态RAMRAM刷新控制电路，不断对所存信息进行刷新控制电路，不断对所存信息进行“再生再生”。 1. RAM 1. RAM：随机存储器随机存储器, ,是是“内存内存”的重要组成部分，的重要组成部分，CPUCPU执执

7、行指令可对其进行行指令可对其进行“读读”、“写写” ” 操作。操作。 H静态静态RAMRAM：集成度低，信息稳定，读写速度快。：集成度低，信息稳定，读写速度快。 H动态动态RAMRAM：集成度高，容量大，缺点是信息存储不稳定，：集成度高，容量大，缺点是信息存储不稳定， 只能保持几个毫秒，为此要不断进行只能保持几个毫秒，为此要不断进行“信息再生信息再生”，即，即 进行进行 “ “刷新刷新”操作。操作。 2.ROM:只读存储器，只读存储器， 所存信息只能读出所存信息只能读出,不能写入。不能写入。 缺点缺点 不能重写不能重写 只能一次只能一次 性改写性改写 只读存储器只读存储器 掩模式掩模式 (RO

8、M) 一次编程一次编程 (PROM) 多次编程多次编程 (EPROM) (EEPRPM) 定义定义 数据在芯片制造过程数据在芯片制造过程 中就确定中就确定 用户可自行改变产品用户可自行改变产品 中某些存储元中某些存储元 可以用紫外光照可以用紫外光照 射射 或电擦除原来的数据，或电擦除原来的数据， 然后再重新写入新的数然后再重新写入新的数 据据 优点优点 可靠性和集成度可靠性和集成度 高，价格便宜高，价格便宜 可以根据用户需要可以根据用户需要 编程编程 可以多次改写可以多次改写 ROM中的内容中的内容 闪速存储器闪速存储器 Flash memory 4.高速缓冲存储器高速缓冲存储器Cache:

9、Cache位于位于CPU与主存储器之间，由高速静态与主存储器之间，由高速静态RAM组组 成。容量较小，为提高整机的运行速度而设置成。容量较小，为提高整机的运行速度而设置, 应用程序应用程序 不能访问不能访问Cache，CPU内部也有内部也有Cache。 3.ROM / EPROM3.ROM / EPROM在微机系统中的应用在微机系统中的应用: : H 存放存放“基本输入基本输入/ /输出系统程序输出系统程序”( (简称简称BIOS)BIOS)。 H BIOSBIOS是计算机最底层的系统管理程序是计算机最底层的系统管理程序, ,操作系统和用户操作系统和用户 程序均可调用。程序均可调用。 5.5.

10、闪速存储器闪速存储器 什么是闪速存储器？什么是闪速存储器？ Flash Memory 闪速存储器是一种高密度、非易失性的读闪速存储器是一种高密度、非易失性的读/写半导体存储写半导体存储 器，它突破了传统的存储器体系，改善了现有存储器的特性。器，它突破了传统的存储器体系，改善了现有存储器的特性。 特点：特点：固有的非易失性固有的非易失性 (2) 廉价的高密度廉价的高密度 (3) 可直接执行可直接执行 (4) 固态性能固态性能 闪速存储器的工作原理闪速存储器的工作原理 电擦除和重新编程能力电擦除和重新编程能力 闪速存储器是在闪速存储器是在EPROM功能基础上增加了电路的电擦功能基础上增加了电路的电

11、擦 除和重新编程能力。除和重新编程能力。28F256A引入一个指令寄存器来实引入一个指令寄存器来实 现这种功能。其作用是：现这种功能。其作用是： (1)保证保证TTL电平的控制信号输入；电平的控制信号输入； (2)在擦除和编程过程中稳定供电；在擦除和编程过程中稳定供电； (3)最大限度的与最大限度的与EPROM兼容。兼容。 采用并行操作方式采用并行操作方式 -双端口存储器双端口存储器 芯片技术芯片技术 研究开发高性能芯片技术，如：研究开发高性能芯片技术，如： DRAMFPMDEDO EDRAMCDRAMSDRAMRambusDRAM。 6.6.高速存储器高速存储器 采用并行主存储器采用并行主存

12、储器, ,提高提高读出并行性读出并行性 -多模块交叉存储器多模块交叉存储器 主存储器采用更高速的技术来缩短存储器的读出时间主存储器采用更高速的技术来缩短存储器的读出时间 -相联存储器相联存储器 (2) 结构技术结构技术 由于由于CPU和主存储器在速度上不匹配，限制了高速计算。和主存储器在速度上不匹配，限制了高速计算。 为了使为了使CPU不至因为等待存储器读写操作的完成而无事可做，不至因为等待存储器读写操作的完成而无事可做， 可以采取一些加速可以采取一些加速CPU和存储器之间有效传输的特殊措施。和存储器之间有效传输的特殊措施。 Synchronous Dynamic Synchronous Dy

13、namic Random Access Memory,Random Access Memory,同同 步动态随机存取存储器，步动态随机存取存储器， 同步是指同步是指MemoryMemory工作需要工作需要 步时钟，内部的命令的发步时钟，内部的命令的发 送与数据的传输都以它为送与数据的传输都以它为 基准；动态是指存储阵列基准；动态是指存储阵列 需要不断的刷新来保证数需要不断的刷新来保证数 据不丢失；随机是指数据据不丢失；随机是指数据 不是线性依次存储，而是不是线性依次存储，而是 由指定地址进行数据读写由指定地址进行数据读写 。 一个基本存储电路只能存储一个二进制位。一个基本存储电路只能存储一个二

14、进制位。 将基本的存储电路有规则地组织起来，就是存储体。将基本的存储电路有规则地组织起来，就是存储体。 存储体又有不同的组织形式存储体又有不同的组织形式： 将各个字的将各个字的同一位同一位组织在一个芯片中，如：组织在一个芯片中，如：8118 16K8118 16K* *1 1（DRAMDRAM） 将各个字的将各个字的 4 4位位 组织在一个芯片中，组织在一个芯片中， 如：如：2114 1K2114 1K* *4 4 （SRAMSRAM） 将各个字的将各个字的 8 8位位 组织在一个芯片中，组织在一个芯片中， 如：如：6116 2K6116 2K* *8 8 （SRAMSRAM）。）。 为了区别

15、不同的存储单元，就给他们各起一个号为了区别不同的存储单元，就给他们各起一个号给于不同的地给于不同的地 址，以地址号来选择不同的存储单元。址，以地址号来选择不同的存储单元。 于是电路中要有于是电路中要有 地址译码器地址译码器、I/O电路电路、片选控制端片选控制端CS、输出缓冲输出缓冲 器器 等等 三三. 存储器（芯片）结构与存储原理存储器（芯片）结构与存储原理 3. 存储原理存储原理 小小 园园 点：点：存储空间，每一个都有一个唯一的地址线同它相连（存储空间，每一个都有一个唯一的地址线同它相连（bit) 地址译码器：地址译码器：接收到地址总线送来的地址数据之后，它会根据这个数据定位接收到地址总线

16、送来的地址数据之后，它会根据这个数据定位CPU 想要调用的数据所在的位置，然后数据总线就会把其中的数据传送到想要调用的数据所在的位置，然后数据总线就会把其中的数据传送到CPU 关键词：关键词：行行 线线 矩阵矩阵 4. 地址译码地址译码 单译码方式单译码方式适用于小容量存储器中，只有一个译码器。适用于小容量存储器中，只有一个译码器。 双译码方式双译码方式地址译码器分成两个，可地址译码器分成两个，可减少减少选择线的数目。选择线的数目。 例：例：1024 * 1 的存储器的存储器 5. 驱动器驱动器 双译码结构中，在译码器输出后加驱动器，驱动器挂在各条双译码结构中，在译码器输出后加驱动器，驱动器挂

17、在各条X方向选方向选 择线上的所有存储元电路。择线上的所有存储元电路。 6. I/O电路电路 处于数据总线和被选用的单元之间，处于数据总线和被选用的单元之间， 控制被选中的单元读出或写入，放控制被选中的单元读出或写入，放 大信息。大信息。 7. 片选片选 在地址选择时，首先要选片在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址只有当片选信号有效时，此片所连的地址 线才有效。线才有效。 8. 输出驱动电路输出驱动电路 为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外 存储器的读出数据或写入数据都放在双向的数据总

18、线上。这就用到三态输存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输 出缓冲器。出缓冲器。 8. 一个实际的静态一个实际的静态RAM的例子的例子Intel 2114 存储器芯片存储器芯片 1024 * 4 的存储器的存储器4096 个基本存储单元，排成个基本存储单元，排成 64 * 64 的矩阵，需的矩阵，需 10 根地址线寻址。根地址线寻址。 X 译码器输出译码器输出 64 根选择线，分别选择根选择线，分别选择 1-64 行，行， Y 译码器输出译码器输出 16 根选择线，分别选择根选择线，分别选择 1-16 列控制各列的位线控制门。列控制各列的位线控制门。 写允许写允许 片

19、选片选 H16M16M容量的存储器容量的存储器 地址范围：地址范围：000000H000000HFFFFFFHFFFFFFH 由由2424根地址线提供地址码。根地址线提供地址码。 H1M1M容量的存储器容量的存储器 地址范围：地址范围：00000H00000HFFFFFH FFFFFH 由由2020根地址线提供地址码。根地址线提供地址码。 四四. .存储器的读写操作存储器的读写操作: : 系统为每一单元编排一个地址，地址码为二进制数，系统为每一单元编排一个地址，地址码为二进制数， 习惯上写成习惯上写成1616进制。进制。 1. 1. 存储器容量由地址线存储器容量由地址线“宽度宽度”决定：决定：

20、 H4G4G容量的存储器容量的存储器 地址范围：地址范围：0000,0000H0000,0000HFFFF,FFFFHFFFF,FFFFH 由由3232根地址线提供地址码。根地址线提供地址码。 例例：容量为：容量为8KB8KB（2 213 13B B）的存储器地址范围： ）的存储器地址范围：0000H0000H1FFFH1FFFH， 由由1313根地址线提供地址。根地址线提供地址。 A11A11 A12A12 A0A0 0000H0000H 0001H0001H 1FFFH1FFFH 地地 址址 译译 码码 器器 读写控制电路读写控制电路 存储体存储体 存储器读写命令存储器读写命令 数据线数据

21、线D0-D8D0-D8 地址线地址线 2.2.存储器读写示意存储器读写示意: : 读读存储器过程存储器过程 某一存储单元的内容某一存储单元的内容送往送往CPUCPU数据线。数据线。 CPUCPU通过地址线发出地址；通过地址线发出地址；由地址译码器对地址进行由地址译码器对地址进行“翻译翻译”, , 选中某一存储单元；选中某一存储单元； CPUCPU发出存储器读命令发出存储器读命令, , 0000H0000H 存储器存储器 C C P P U U 地地 址址 线线 A12A12 A0A01FFFH1FFFH 地地 址址 译译 码码 器器 读写控制电路读写控制电路 CPUCPU控制线控制线 数据线数

22、据线 C C P P U U 数数 据据 线线 A11A110001H0001H 89H 存储器读命令存储器读命令 1 0 1234H1234H 89H89H 写写存储器过程存储器过程 0000H0000H 存储器存储器 C C P P U U 地地 址址 线线 A12A12 A0A01FFFH1FFFH 地地 址址 译译 码码 器器 读写控制电路读写控制电路 CPUCPU控制线控制线 数据线数据线 C C P P U U 数数 据据 线线 A11A110001H0001H CPUCPU通过地址线发出地址，并把数据放到数据线上；通过地址线发出地址，并把数据放到数据线上； 11 36H CPUC

23、PU发出存储器写命令；发出存储器写命令； 存储器写命令存储器写命令 由地址译码电路对地址线进行由地址译码电路对地址线进行“翻译翻译”,“,“选中选中”某一单元；某一单元； 1A35H1A35H 89H89H 把数据线信息送入把数据线信息送入选中的选中的存储单元。存储单元。 36H 3.2 微型计算机系统中的存储器组织微型计算机系统中的存储器组织 现代计算机中的存储器处于全机中心地位现代计算机中的存储器处于全机中心地位 容量大，速度快，成本低容量大，速度快，成本低 为解决三者之间的矛盾，目前通常采用为解决三者之间的矛盾，目前通常采用多级存储器体系结构多级存储器体系结构， 即使用即使用高速缓冲存储

24、器、主存储器和外存储器高速缓冲存储器、主存储器和外存储器。 对存储器的要求是：对存储器的要求是： 寄存器寄存器 Cache 主存储器主存储器 辅助存储器辅助存储器 名称名称 高速缓冲高速缓冲 存储器存储器 主存储器主存储器 外存储器外存储器 简称简称 Cache 主存主存 外存外存 用途用途 高速存取指令和数据高速存取指令和数据 存放计算机运行期间的存放计算机运行期间的 大量程序和数据大量程序和数据 存放系统程序和大型数据存放系统程序和大型数据 文件及数据库文件及数据库 特点特点 存取速度快，但存存取速度快，但存 储容量小储容量小 存取速度较快，存取速度较快， 存存 储容量不大储容量不大 存储

25、容量大，位成存储容量大，位成 本低，速度慢本低，速度慢 存储器的用途和特点存储器的用途和特点 存储器的基本组织存储器的基本组织 (1) 与与CPU的连接的连接 主要是主要是 地址线、控制线、数据线地址线、控制线、数据线 的连接。的连接。 (2) 多个芯片连接多个芯片连接 设计的设计的存储器容量与实际提供的存储器多有不符。实际存储器容量与实际提供的存储器多有不符。实际 使用时，需进行使用时，需进行字和位扩展字和位扩展(多个芯片连接），组成所需要的多个芯片连接），组成所需要的 实际的存储器实际的存储器 片容量 总容量 总片数 / 例如：存储器容量为例如：存储器容量为8K8，若选用，若选用2114芯

26、片芯片(1K 4)， 则需要：则需要： 片1628 41 88 K K A0 A12 D0 D7 位扩展法位扩展法 只加大字长，而存储器的字数与存储器芯片字数一致只加大字长，而存储器的字数与存储器芯片字数一致, 对对 片子没有选片要求。片子没有选片要求。 地址线地址线需需 13 根根 数据线数据线 8 根根 控制线控制线 WR接存储器的接存储器的WE 2:4 16K 816K 8 16K 816K 8 字扩展法字扩展法 用用16K 8位的芯片组成位的芯片组成64K K 8位的存储器需位的存储器需4个芯片个芯片 地址线地址线 共需共需16根根 片内：片内：(214 = 16384) 14根，选片

27、：根，选片：2根根 数据线数据线 8根根 控制线控制线 WE 最低地址 最高地址 C000 FFFF 00,0000,0000,0000 11,1111,1111,1111 11 11 4 最低地址 最高地址 8000 BFFF 00,0000,0000,0000 11,1111,1111,1111 10 10 3 最低地址 最高地址 4000 7FFF 00,0000,0000,0000 11,1111,1111,1111 01 01 2 最低地址 最高地址 0000 3FFF 00,0000,0000,0000 11,1111,1111,1111 00 00 1 说明总地址片内 A13 A

28、12 .A1 A0 选片 A15 A14 地址 片号 地址空间分配表地址空间分配表 字位同时扩展法字位同时扩展法 例：例： 有若干片有若干片1K8位的位的SRAM芯片，采用字扩展方法构成芯片，采用字扩展方法构成 4KB存储器，问：存储器，问： (1) 需要多少片需要多少片RAM芯片？芯片？ (2) 该存储器需要多少地址位？该存储器需要多少地址位？ (3) 画出该存储器与画出该存储器与CPU连接的结构图，设连接的结构图，设CPU的接口信号有地的接口信号有地 址信号、数据信号、控制信号址信号、数据信号、控制信号MREQ和和R/W#。 (4) 给出地址译码器的逻辑表达式。给出地址译码器的逻辑表达式。

29、 * ramsel0 = A11A10 *MREQ ramsel1 = A11 *A10*MREQ ramsel2 = A11* A10 *MREQ ramsel3 = A11*A10*MREQ 解：解：(1) 需要需要4K/1K = 4片片SRAM芯片；芯片； (2) 存储器容量存储器容量4KB，需要，需要12条地址线条地址线 (3) 译码器的输出信号逻辑表达式为：译码器的输出信号逻辑表达式为： ramsel3 2-4 译译码码 ramsel2ramsel1ramsel0 A11A10 A11A0 A9A0 OEMREQ R/W# CPU D7D0D7D0D7D0D7D0 D7D0 WE*

30、A CE 1K 8 WE* A CE 1K 8 WE* A CE 1K 8 D WE* A CE 1K 8 D D D 例例 设有若干片设有若干片256K8位的位的SRAM芯片，问：芯片，问： (1) 采用字扩展方法构成采用字扩展方法构成2048KB的存储器需要多少片的存储器需要多少片SRAM芯芯 片？片？ (2) 该存储器需要多少字节地址位？该存储器需要多少字节地址位？ (3) 画出该存储器与画出该存储器与CPU连接的结构图，设连接的结构图，设CPU的接口信号有的接口信号有 地址信号、数据信号、控制信号地址信号、数据信号、控制信号MREQ#和和R/W#。 解：解：(1) (1) 该存储器需要

31、该存储器需要2048K/256K = 82048K/256K = 8片片SRAMSRAM芯片；芯片； (2) (2) 需要需要2121条地址线，因为条地址线，因为2 221 21=2048K =2048K，其中高，其中高3 3位用于芯片选择，低位用于芯片选择，低1818 位作为每个存储器芯片的地址输入。位作为每个存储器芯片的地址输入。 (3) (3) 该存储器与该存储器与CPUCPU连接：连接： ramsel7 3-8 译码译码 ramsel2ramsel1ramsel0 A20-18 A20-0 A17-0 OE#MREQ# R/W# CPU D 7D0 D 7D0 D 7D0 D 7D0

32、D 7D0 WE A CE 256K 8 D WE A CE 256K 8 D WE A CE 256K 8 D WE A CE 256K 8 D 2.2.存储器举例存储器举例 CPU的地址总线的地址总线16根根(A15A0，A0为低位为低位)；双向数据总线；双向数据总线8 根根(D7D0)，控制总线中与主存有关的信号有：，控制总线中与主存有关的信号有： MREQ，R/W。 主存地址空间分配如下：主存地址空间分配如下： 08191为系统程序区，由只读存储芯片组成；为系统程序区，由只读存储芯片组成； 819232767为用户程序区；最后为用户程序区；最后(最大地址最大地址)2K地址空间地址空间

33、为系统程序工作区。为系统程序工作区。 现有如下存储器芯片：现有如下存储器芯片： EPROM：8K8位位(控制端仅有控制端仅有CS); SRAM：16K1位，位，2K8位，位，4K8位，位，8K8 位位. 解解： (1) 主存地址空间分布如图所示主存地址空间分布如图所示。 16根地址线寻址根地址线寻址 64K 0000 FFFFH(65535) EPROM：8K8位位 SRAM：16K1位，位，2K8位，位， 4K8位，位，8K8位位. 0000 1FFF 2000 7FFF F800 FFFF 63488 请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑请从上述芯片中选择适当芯片设计该计