第6章 SOC的体系结构

1、第六章，系统集成芯片的体系结构，6.1系统集成芯片的结构，6.1.1介绍系统集成筹码SOC以电子系统的系统功能为起点，在单个筹码或多个芯片上完成整个系统的功能，直到系统模型、处理机制、筹码结构、每层电路、部件设计紧密结合为止。系统功能集成是SOC的核心技术。SOC不是基于功能电路的分布式系统的综合技术，而是基于功能IP核心的系统模块和电路集成技术。IP核心是SOC应用程序的基础。嵌入式系统SOC的基本结构。这是所谓的嵌入式系统电脑应用程序的一种方法。在嵌入式系统中，电脑硬件和软件相结合，构成了专门的计算设备。牙齿计算设备是普通电脑提供的许多方便的用户界面和软件工具，普通用户不能重新编程。嵌入式

2、系统内的软件开发是通过交叉开发实现的。开发环境和实时操作环境不同。嵌入式系统操作与外部交互，并在时间限制的环境中实时运行，无需手动干预。因此，嵌入式系统不再具有普通电脑的形式和功能，而是大系统或大电子设备的一部分。嵌入式系统一般具有以下特征：(1)完成单一或紧密相关的特定功能。(2)系统作为整个设备的一部分运行，通常不需要手动干预。(3)高性能和实时处理要求；(4)好电磁兼容性。SOC以追求嵌入式系统、软件、硬件和产品系统最大包容性的集成为核心，是微电子领域IC设计的必然趋势和最终目标，也是现代电子系统设计开发的最佳选择。SOC是系统级集成芯片，可通过整个硬件电路或硬件和软件协作来执行系统功能

3、。6.1.2系统集成芯片的硬件结构，目前系统集成芯片可以分为两种茄子类型。一个是专用SOC芯片。牙齿芯片是从专用集成电路应用程序特定集成电路(ASIC)到系统级集成的自然发展。另一种类型的SOC芯片将RISC处理器、DSP、RAM、介面电路等大多数组件集成到芯片中，提供用户设计所需的可编程逻辑资源和软件编程所需的资源。专用SOC和通用SOC都具有结构相似的特征，都基于嵌入式系统结构，是软硬件集成系统级芯片。通用SOC结构、专用硬件、嵌入式处理器、片上RAM和ROM、测试电路、介面电路、加密逻辑、嵌入式处理器冗馀配置集计算机(RISC)和complex instinst(complex inst

4、inst)(3)要使用微程序结构执行每个命令，必须完成微指令序列。(4)完成每个命令需要几个机器周期，命令越复杂，需要的机器周期越多。CISC的缺点CISC包含大量使用频率不均衡的说明。微指令的结构限制了CISC CPU速度的进一步提高。CISC结构不利于并行处理方法。6.1.3部分嵌入式软件SOC需要嵌入式实时操作系统(RTOS)支持。嵌入式实时操作系统是电脑操作系统的技术和设计理念牙齿嵌入式系统中的应用。6.2 SOC内置精简指令集处理器RISC，6.2.1概述，格式中P表示微处理器性能，I表示程序的指令集，C表示每个命令的平均执行周期数，F表示微处理器操作频率。对于微处理器性能，可以表示

5、为：6.2.2 RISC的定义和特性，RISC是1980年美国加州伯克利分校的戴维帕特森提出的术语，20世纪90年代，RISC电脑但是RISC是另一个模糊的术语。严格地说，RISC既不是体系结构也不是实施结构，而是电脑设计的基本准则或设计理想。1990年，Micheal Slater 18定义为：RISC处理器命令系统应有助于高效执行管道处理器，并帮助优化编译器代码的生成。RISC处理器功能包括：1 .格式简单、长度固定的命令系统2。周期时间短3。“运行单个周期”命令4。Load(导入)/Store(保存)结构5。硬连接控制6。大型寄存器堆10。重复的寄存器窗口技术、输入、部分、输出、W1、输

6、入、部分、输出、W2、输入、部分、输出、W3、RISC处理器和寄存器堆使用窗口基础结构。11 .最优化编译器，20世纪70年代中期，斯坦福开始从事micro processor without Intel locked pipeline stages(MIPS)处理器开发时的MIPS RISC编译器最优化编译技术，从而更合理地利用RISC体系结构定义的命令系统，减少执行命令的数量。最大限度地利用通用寄存器、缓存和减少主内存访问等MIPS编译器最优化技术取得了重大进步，并逐渐成为世界上最好的最优化编译器。RISC处理器上的功能不排除执行浮点运算等复杂功能的命令，但仅将为系统功能创造净收益的功能作

7、为硬件(包括这些命令)实现，而将其他功能作为软件实现。所谓的“精简”不仅仅是减少，它还保留了可提高电脑性能的经过验证的准则。RISC设计的基本目的是使电脑结构更加简单、合理和高效。6.2.3 RISC的命令特征6.2.4 RISC的并行处理技术1。管道处理技术、手指、解码、执行、执行、结果写入、手指获取、解码、执行、结果写入、手指获取、超级管道技术提高管道处理效率的另一个方法是缩短机器周期。通常，一个机器周期分为多个子周期，每个子周期发出新命令。也就是说，每个机器周期发出多个指令，以提高电脑的效能。这种处理方法称为超管道处理技术。手指1为手指2，执行解码，手指3为手指4，存储1存储2，执行解码

8、，徽标写入结果，存储3存储4，检查段宜恩，子周期1，子周期2，2。超额处理技术；超额处理技术；超额处理；相同标量处理；超额数量处理均采用装配线操作方式，一次发射多个命令。手指、解码、执行、结果写入、手指导入、手指导入、解码、执行、结果写入、手指导入、手指导入、解码、执行、结果写入、手指导入、手指导入、解码VLIW处理器命令的长度可达数百位多执行部件，全局多通信端口寄存器堆，功能部件，功能部件，功能部件，功能部件，功能部件，命令排序程序，命令内存，一种是将独立的RISC处理器和独立的DSP合并到一个芯片中，以将命令流和数据流分开。另一种形式是根据RISC原则重新设计DSP，以合并两个命令流和数据

9、流。数字信号处理中最基本的运算是离散卷积，基本运算是：DSP的基本运算是累积乘法。CPU核心独立于DSP，CPU核心和DSP核心是命令流，但数据地址是独立的。CPU和DSP应具有命令流、相同地址、6.2.6 RISC核心设计、RISC核心设计原则：(2)可扩展性：所有数据结构和接口都应易于加入新模块。(3)综合性：处理器核的描述必须能够综合起来，才能实现实际电路。(4)可测试性：处理器核心的设计应便于系统测试和性能分析。(5)分布式：处理器控制设计为分布式控制，指令集扩展和处理器适应可以轻松适应新的应用要求。分布式控制主要负责流级别管理和每个流级别之间的状态通信。6.3嵌入式处理器ARM体系结

10、构，6.3.1概述，ARM处理器性能和运行速度开发概述，性能，6.3.2 ARM7系列处理器，ARM7系列处理器，arm 7 tdmi，arm ARM7核心ARMv4T Thumbt具有16位压缩命令集Thumb。ARMv4使用Thumb v1，ARMv5使用Thumb v2。d支持片上调试，因此可以处理器响应调试暂停请求。片上调试(也称为OCD)是CPU芯片提供的节目调试功能，其优点是调试环境与最终节目操作环境基本一致，不占用目标系统的资源，并支持硬件和软件断点及跟踪。当前常用的OCD包括背景调试MIPS(BDM)、联合测试活动组(JTAG)和On Chip Emuiation(OnCE)。

11、本质上是BDM和JTAG。可执行32位32位乘法和32位32位64位64位结果累计乘法的M增强乘法器。s是可合成的核。嵌入式In Circuit Emulating(ICE)硬件逻辑，在调试嵌入式软件时支持硬件和软件断点设置E增强的DSP命令。这些处理器脚本扩展了一般数字信号处理要求所需的DSP命令。J Jazeller提供直接执行Java代码的功能。1ARM7处理器核心ARM7处理器核心使用称为手指获取、解码和执行的三阶段管道操作。存储处理器状态的寄存器堆位移器算术逻辑运算符单元地址寄存器和地址增量器高性能乘数数据寄存器命令解码器和相关控制逻辑，ARM7处理器核心的逻辑框，A 3133600

12、，Abe，ale，d3133600，a l u巴士，PC，A总线；2.ARM7TDMI组织、其他信号、扫描链、ARM7TDMI处理器介面信号、时钟控制信号、中断控制信号、总线控制信号、调试控制信号、存储介面信号、记忆体管理(MMU)介面信号ARM720T支持ARM7TDMI和8KB混合数据命令ARM720T具有嵌入式跟踪宏单元嵌入式跟踪微控制器(ETM)接口，可连接到标准ETM7宏单元。、虚拟地址总线、物理地址、内部数据总线、AMBA AMBA地址总线数据总线、JTAG介面ETM介面协会处理器接口、6.3.3 ARM9系列处理器、ARM9系列处理器是高性能处理器的单位，主要包括ARM920T和ARM922T。ARM9系列处理器核心是ARMv4T体系结构，使用数据存储和命令存储分离的哈佛结构和5级管线，极大地提高了处理器总体性能，命令执行速度可达1.1MPIS/MHz。ARM9系列处理器包含存储管理单元MMU、独立缓存数据缓存和命令缓存。ARM9系列处理器配置ARM920T ARM922T MMU MMU 16KB命令Cache 8KB命令Cache 16KB数据Cache 8KB数据Cache嵌入式ICE ETM9介面ETM9介面ARMv4T ARMv4T ARM9核心ARM9核心