数字电子技术（广东工业大学）智慧树知到期末考试答案章节答案2024年广东工业大学

数字电子技术（广东工业大学）智慧树知到期末考试答案+章节答案2024年广东工业大学上一问对应的输出电压各为（）

答案:3.99V和-4V若输入以二进制补码给出，则最大的正数和绝对值最大的负数各为（）

答案:（0111111111）和（1000000000）当输入为(d9-d0)=1000000000时的输出电压是（）

答案:0V1LSB产生的输出电压增量是（）

答案:7.8mV这是一个（）的DA转换器

答案:双极性由或非门构成的SR锁存器，在S

=

1，R

=

1期间，锁存器的输出状态无法确定。（

）

答案:错互补输出结构或者推拉式输出结构的逻辑门的输出端并联后，可以实现“线与”。（

）

答案:错按触发方式来分，触发器有电平触发、脉冲触发和边沿触发。

（

）

答案:对多个二极管门电路串联使用时，输出高、低电平数值不会发生变化。（

）

答案:错对脉冲触发的触发器，如果在CLK=1（有效电平）期间，输入信号的状态发生多次变化，则触发器的输出状态也将发生多次翻转。（

）

答案:错

答案:0111

答案:0011当计数器74161的输出端Q3=1时，移位寄存器74194工作在多少状态。（

）

答案:右移在时钟脉冲CLK的作用下，数据选择器的输出W为。（

）

答案:“01010101”该电路中，芯片74161接成了多少计数器。（

）

答案:十六进制CMOS传输门属于双向器件，它的输入端和输出端可以互易使用。（

）

答案:对

答案:对以下哪种元件是组合逻辑电路可能的组成部分?(

)

答案:异或门###与门

答案:0###(AB’)(AB’)’(A’CD+(AD+B’C’)’)

答案:逻辑1###高电平

答案:SR触发器###放电三极管用2片1024

×8位的ROM组成多少位的存储器。（

）

答案:1024

x16###2048

x8由与非门构成的SR锁存器，当S′

=

1，R′

=

0时，锁存器的输出状态为“0”。（

）

答案:对

答案:低电平###逻辑0下列说法错误的是(

)

答案:多谐振荡器有一个稳态和一个暂稳态###多谐振荡器有一个暂稳态###多谐振荡器有两个暂稳态用4片8K×8位的ROM组成BIT的存储器。（

）

答案:8K×32###16K×16###32K×8下列触发器中，没有约束条件的是。

（

）

答案:T触发器###JK触发器###D触发器二进制(0.0111)2小数转换为等值十进制数的正确表示有哪些？(

)

答案:(0.4375)10###(0.4375)D

答案:M

=

1

时是十二进制计数器###M

=

0

时是九进制计数器DAC转换误差的产生因素主要有。（

）

答案:运放的零漂###基准电压不稳定A/D转换器的直接转换法有两类。（

）

答案:并联比较型###反馈比较型

答案:A’D

+B+AC欲设计一个8位数值比较器，需要（）位数据输入及（

）位输出信号。

答案:16，3二进制(101.011)2数转换为等值十进制数的正确表示有哪些？(

)

答案:(5.375)D###(5.375)10二进制数(+1011)2的原码、反码和补码的正确表示？(

)

答案:(01011)2

(01011)2

(01011)2

答案:10

kHz

答案:∑m(1,2,4，8)

答案:B+A’C+AC’下降沿触发的边沿JK触发器，在CLK下降沿到来之前J

=

1，K

=

0，而下降沿到来之后变为J

=

0，K

=

1，则触发器的状态应为。

（

）

答案:1要比较二进制数A和B的大小，比较器需要（

）

答案:从高位到低位逐位比较带符号位二进制数(011011)2

(最高位为符号位)的反码和补码的正确表示？(

)

答案:(011011)2(011011)2若存储器的容量为512K×8位，则地址代码应取位。（

）

答案:19由与非门构成的SR锁存器，当（）时，锁存器的输出保持原状态不变。

（

）

答案:S′=

1，R′=

1设计加法器的超前进位是为了（

）。

答案:每一级运算不需等待进位

答案:C

答案:∑m(0，15)

答案:ABCDE’逻辑函数Y=

A’D+B’CD+ABC的真值表是。（

）

答案:

答案:十六进制数(8C)16转换为等值的二进制数的正确表示？(

)

答案:(10001100)B十进制数-89用8位二进制补码正确表示？(

)

答案:(10100111)2

答案:A’D’+CD’+B’

答案:C'D+B'D'+ACD'逻辑函数Y=AB’+BC的真值表是。（

）

答案:中规模集成组合逻辑电路，其不使用的输出端的接法是

(

)

。

答案:悬空将555定时器接成（

），然后将其反相输出通过无源器件接回它的输入端可构成多谐振荡电路。

答案:施密特触发电路

答案:A’B’D’+A’C’D’+AD采用地址分时输入的DRAM有16位地址输入、一位数据输入/输出端，它含有多少个存储单元。（

）

答案:64K

答案:A’+B'D'也可以用下图（）来表示。

答案:它实现了三输入变量的（

）逻辑功能

答案:同或化简为最简与或式是（）

答案:A’B’C’+ABC其真值表为（）

答案:图中Y(A,B,C)的逻辑函数式的正确表示为（）

答案:((A’+C)’+(A+B’)’+(B+C’)’)’对于JK触发器，当J

=

K

=

1时，则可完成T触发器的功能。

（

）

答案:错同步时序逻辑电路与异步时序逻辑电路的区别在于异步时序逻辑电路不需要时钟信号。

（

）

答案:错对4位二进制加法计数器74161，若初始状态为“0000”，当输入12个计数脉冲后，输出状态为0010。

（

）

答案:错

答案:

答案:

答案:固定输入,

输出高电平时的持续时延还取决于（

）

答案:该电路属于（

）

答案:多谐振荡电路SR触发器的约束条件是SR

=

1。

（

）

答案:错CMOS传输门仅仅用于传输连续变化的模拟信号。（

）

答案:错二极管与门电路输入和输出的高电平数值相等。（

）

答案:错JK触发器对输入信号也有约束。（

）

答案:错

答案:错分析组合逻辑电路时，需要进行的工作有：（

）。

答案:判断逻辑功能###写出输出函数表达式###列真值表

答案:

答案:触发器只有1个稳定状态，所以它可存储1位二进制代码。

（

）

答案:错

答案:MN+PQ+NP###M’N’PQ+M’NPQ’+M’NPQ+MN’PQ+MNPQ’+MNP’Q’+MNP’Q+MNPQ主流可编程逻辑器件FPGA和CPLD中都有两部分。（

）

答案:D触发器###组合逻辑功能模块

答案:三态输出缓冲器的用途是：(

)

答案:可以接成总线结构

答案:CMOS门电路的输入端悬空相当于接高电平。（

）

答案:错EDA工具QuartusⅡ的设计的输入包含等方式。（

）

答案:文本###图形以下关于单稳态触发器描述正确的是

(

)

答案:在外界信号作用下，能从稳态进入暂稳态，一段时间后返回暂稳态###有稳态和暂稳态两个状态CMOS传输门的用途是：(

)

答案:可以用来传输连续变化的模拟信号###和CMOS反相器一起构成计数器等

答案:ABC+B’###A’B’C’+A’B’C+AB’C’+AB’C+ABC###A’B’+AB’+ABC

答案:A’(B⊕C)+AB’C’###A’C’+AB’C’###A’B’C+A’BC’+AB’C’

答案:A’B’C’D+A’B’CD’+A’BC’D’+A’BCD+AB’C’D’+AB’CD+ABC’D+ABCD’###A’B’D+A’B’C+B’CD+A’CD+AB’C’D’

+ABC’D+ABCD’

答案:高电平###逻辑1

答案:A+CD###AC’+AB+AC+CD###A(C’+BC)+C(AD’+D)

答案:D0=

0，D1=

D2=D3=1###D0=D2=1，D1=D3=0###D0=D1=0，D2=D3=1以下电路不属于组合逻辑电路的是(

)。

答案:只读存储器###寄存器在以下选项中是数字电路的是(

)。

答案:译码器###加法器###比较器

答案:C’D+A’CD’带符号位二进制数(001010)2

(最高位为符号位)的反码和补码的正确表示？(

)

答案:(001010)2(001010)2

答案:BC’

答案:A'B+C

答案:∑m(0，15)

答案:低电平

答案:低电平用4片4K×8位的RAM组成多少位的存储器。（

）

答案:16K×8###4K×32###8K×16

答案:十进制数-47用8位二进制补码正确表示？(

)

答案:(11010001)2以下属于矩形脉冲产生电路的是（

）

答案:谐振荡电路

答案:低电平

答案:(A’+B’+C+D’)(A’+B’+C+D)(A’+B+C+D’)(A’+B+C+D)(A+B’+C+D)(A+B+C+D)施密特触发电路的回差电压定义为（

）

答案:十进制数(107.39)10转换为等值十六进制数。要求二进制数保留小数点以后4位有效数字。(

)

答案:(6B.6)H

答案:

答案:AC+CD+B’D’带符号位二进制数(111011)2

(最高位为符号位)的反码和补码的正确表示？(

)

答案:(100100)2

(100101)2十六进制数(8F.FF)16转换为等值的二进制数的正确表示？(

)

答案:(10001111.11111111)2主流可编程逻辑器件PLD中，需外挂ROM，可用于设计逻辑复杂的系统的是。（

）

答案:FPGA

答案:A+D’

答案:高电平不属于组合逻辑电路的器件是（

）。

答案:计数器将555

定时器接成多谐振荡电路，应通过管脚（

）将反相输出接回输入端。

答案:7

答案:A'B+B’C’+BC

答案:低电平(+00110)2二进制数的原码、反码、补码的正确表示？(

)

答案:(000110)2(000110)2(000110)2

答案:4，2，1，0.5

答案:对设计一个AD采集系统，需要重点关注：采样频率、转换精度、时序规格、引脚功能描述和典型应用电原理图。其次要了解：技术规格、典型性能参数、易驱动特性、基准电压输入、电源和数字接口等。（

）

答案:对A/D转换的一般步骤包括取样、保持、量化及编码4个过程。（

）

答案:对DAC的分辨率用于表征D/A转换器对输入模拟量变化的敏感程度。（

）

答案:错DAC典型应用不单单是数模转换器，还可以有可编程电源、数字控制增益电路、波形发生器和衰减器等。（

）

答案:对香农采样定理：当采样频率Fs不小于输入模拟信号频谱中最高频率Fmax的两倍时，采样信号可以不失真地恢复原模拟信号。（

）

答案:错DAC转换器的转换误差是实际输出模拟电压与理想输出模拟电压间的最大误差。（

）

答案:对ADC的分辨率用以说明A/D转换器对输出号的分辨能力。（

）

答案:错一般产品说明书中给出的ADC建立时间tset是从全0变为全1时的建立时间。（

）

答案:对DAC的转换精度用转换速度和转换误差来描述。（

）

答案:错555计时器可以连接成压控多谐振荡器

（

）

答案:对多谐振荡电路属于脉冲波形产生电路

（

）

答案:对施密特触发电路的回差电压越大，电路的抗干扰能力越强

（

）

答案:错多谐振荡器有一个稳态和一个暂稳态

(

)

答案:错

答案:对单稳态触发电路在无触发信号时处于暂稳态

（

）

答案:错将555定时器接成多谐振荡电路，应通过管脚2将反相输出接回输入端（

）

答案:错由555定时器接成单稳态电路，其脉冲宽度主要取决于555定时器的类型（

）

答案:错触发信号决定了单稳态电路的暂稳态的停留时长（

）

答案:错555定时器有清零端

(

)

答案:对FPGA是基于SRAM和查找表LUT的结构原理。（

）

答案:对若存储器的容量为1024×8位，则地址代码应取8位。（

）

答案:错基于QuartusⅡ的开发流程主要包含：设计输入，综合、适配、约束、时序分析、仿真和下载等。（

）

答案:对一个SRAM有10位地址线、8位数据线，这它的存储容量1MB。（

）

答案:错CPLD是基于E2PRAM和乘积项的结构原理。（

）

答案:对既然闪存能够擦除后重写，不能把它归类到只读存储器当中。（

）

答案:错Multisim具有较为详细的电路分析功能，用于设计、测试和仿真各种电子电路。（

）

答案:对QuartusⅡ和Vivado不是为FPGA／CPLD芯片设计的集成化专用开发工具。（

）

答案:错从SRAM中读出数据以后，原来存储的数据保持不变。（

）

答案:对执行读出操作以后，DRAM存储单元中的数据会被破坏。（

）

答案:错对扭环形计数器，假设初始状态为0000，当输入5个计数脉冲后，输出状态为（

）。

答案:0111对十进制加法计数器74160，假设初始状态为0000，当输入15个计数脉冲后，输出状态为（

）。

答案:0101对四位二进制加法计数器74161，假设初始状态为0000，当输入10个计数脉冲后，输出状态为（

）。

答案:0000要构成1位十进制计数器，至少需要（

）触发器。

答案:4个下列电路中，（

）不是时序逻辑电路。

答案:译码器T触发器的特性方程是（

）。

答案:存储8位二进制信息需要8个触发器（

）。

答案:对若某时序逻辑电路的状态转换图中没有无效状态，则不存在自启动问题（

）。

答案:对由或非门构成的SR锁存器，当（

）时，锁存器的输出保持原状态不变。

答案:S=0，R=0电平触发的触发器存在“空翻”现象（

）。

答案:对由或非门构成的SR锁存器，在S=1，R=0时，锁存器的输出状态为“0”（

）。

答案:错判断题触发器的状态通常指输出端Q的状态（

）。

答案:对四种触发器中，有约束条件的是（

）。

答案:SR触发器时序逻辑电路的输出仅取决于当时的输入信号，与电路原来的状态无关（

）。

答案:错触发器图形符号中，C1前面的“>”表示（

）。

答案:边沿触发编码和译码是互逆的过程。（

）

答案:对二进制译码器的每一个输出信号就是输入变量的一个最小项。（

）

答案:对组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。（

）

答案:对优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。（

）

答案:错串行进位加法器的优点是电路简单、连接方便，而且运算速度快。（

）

答案:错在二—十进制译码器中，未使用的输入编码应做约束项处理。（

）

答案:对半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。（

）

答案:错共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（

）

答案:对3位二进制编码器是3位输入、8位输出。（

）

答案:错普通编码器在任何时刻只能对一个输入信号进行编码。（

）

答案:对CMOS传输门的输出端和输入端是不能互换的。（

）

答案:错TTL反相器的输入端悬空时相当于接入低电平。（

）

答案:错OC和OD门在使用时其输出端必须外接上拉电阻和电源。（

）

答案:对CMOS反相器输出的高、低电平值与负载电流无关。（

）

答案:错

答案:低电平OC和OD门不可以实现的功能是：（

）

答案:总线结构###数据双向传输###双向模拟开关多个二极管门电路可以串联使用。（

）

答案:错

答案:高电平三态输出缓冲器的用途不包括有以下几种：（

）

答案:双向模拟开关###电平变换任何输出结构的逻辑门输出端并联时都能实现“线与”逻辑。（

）

答案:错逻辑运算是逻辑变量与及常量之间逻辑的算术运算，是数量之间的运算。（

）

答案:错逻辑代数是一个封闭的代数系统，它由一个逻辑变量集，常量0和1以及“与”、“或”、“非”三种基本运算所构成。（