第十一章组合逻辑电路

11.4

组合逻辑电路的设计第11章组合逻辑电路11.1

集成基本门电路11.2

集成复合门电路11.3

组合逻辑电路的分析11.5

编码器11.6

译码器11.7通用阵列逻辑第11章目录

数字电路所研究的问题和模拟电路相比有以下几个主要不同点：

（1）数字电路中的信号在时间上是离散的脉冲信号，而模拟电路中的信号是随时间连续变化的信号。（2）数字电路所研究的是电路的输入¸输出之间的逻辑关系，而模拟电路则是研究电路的输入输出之间的大小相位等问题。（3）在两种电路中，晶体管的工作状态不同。数字电路中晶体管工作在开关状态，也就是交替地工作在饱和与截止两种状态，而在模拟电路中晶体管多工作在放大状态。

本章将介绍几种基本逻辑关系，逻辑代数，及逻辑代数化简等问题。概述第11章目录一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图（a）中的正弦信号，处理模拟信号的电路叫做模拟电路。电子电路中的信号分为两大类：一类信号称为数字信号，它是指时间上和数值上的变化都是不连续的，如图（b）中的信号，处理数字信号的电路称为数字电路。(a)(b)第11章目录脉冲信号是指作用时间很短的突变电压或电流矩形波三角波梯形波尖顶波第11章目录trtfUm0.9Um0.5Um0.1UmtwT实际的矩形波第11章目录EABCF

与逻辑：当决定事件的各个条件全部具备之后，事件才会发生。（一）与门电路11.1

集成基本门电路门电路：实现各种逻辑关系的电路开关的接通与断开可用0和1表示，如开关接通用1表示，开关断开用0表示。灯亮可用1表示，灯灭可用0表示。A、B、C三个开关能组成8个状态，它与F之间的逻辑关系如表，这种表示逻辑关系的表称为逻辑状态表，又称真值表。ABCF00000000000111100001111010101011第11章11

1真值表ABCFF=ABC&与门真值表ABCF00000000000111100001111010101011与门逻辑符号逻辑式（一）与门电路实现与逻辑关系的电路称为与门电路。开关的接通、断开与灯亮的逻辑关系反映在逻辑电路中则是输入和输出电位的高与低。通常称高电位为高电平，低电位为低电平，并分别用1和0来表示。这种逻辑关系称为正逻辑，反之称为负逻辑。第11章11

1（一）与门电路F=ABABF&ABF例：根据输入A、B波形画出输出F波形。第11章11

1AEBCF或逻辑：当决定事件的各个条件中有一个或一个以上具备之后，事件就会发生。••或门真值表ABCF00010111110111100001111010101011或门逻辑符号或门逻辑式FABC>1F=A+B+C（二）或门电路实现或逻辑关系的电路称为或门电路。第11章11

1（二）或门电路例：图所示为一保险柜的防盗报警电路。保险柜的两层门上各装有一个开关。门关上时，开关闭合。当任一层门打开时，报警灯亮，试说明该电路的工作原理。F1K

>130

+5VS1S2第11章11

1EF非逻辑：

决定事件的条件只有一个，当条件具备时，

事件不会发生，条件不存在时，事件发生。A1FF=AAR••非门真值表AF0011非门逻辑符号非门逻辑式（三）非门电路实现非逻辑关系的电路称为非门电路。第11章11

1（四）逻辑代数的基本运算规则及定理1.基本运算规则

或：0+1=1+0=1+10+0=0非：0=11=0A+A=1A+A=AA•A=0A•A=AA=A2.

逻辑代数的基本定律分配律：A(B+C)=A•B+A•CA+B•C=(A+B)•(A+C)反演定理：A•B=A+BA+B=A•B吸收规则：A+AB=A+B与：0•0=0•1=1•01•1=1推论：A+0=AA+1=1A•0=0•A=0A•1=A交换律：A+B=B+AA•B=B•A结合律：A+(B+C)=(A+B)+CA•(B•C)=(A•B)•C第11章11

1A+A=1A+A=AA•A=0A•A=AA=A例：证明AB+AC+BC=AB+AC解：AB+AC+BC=AB+AC+(A+A)BC

=AB+AC+ABC+ABC=AB+ABC+AC+ABC=AB(1+C)+AC(1+B)=AB+AC例：证明A+AB+BC=A+B解：A+AB+BC=A+B(1+C)例：证明：若

F=AB+AB则

F=AB+AB解：F=AB+AB=AB•AB=(A+B)•(A+B)=AA+AB+AB+BB=AB+AB=A+B=A+B+BC（四）逻辑代数的基本运算规则及定理第11章11

1例：化简Y=ABC+ABD+ABC+CD+BD解：Y=ABC+ABC+CD+B(AD+D)=ABC+ABC+CD+B(A+D)=ABC+ABC+CD+BA+BD=AB+ABC+CD+BD=B(A+AC)+CD+BD=B(A+C)+CD+BD=BA+BC+CD+BD=BA+B(C+D)+CD=BA+BCD+CD=BA+B+CD=B(A+1)+CD=B+CD逻辑函数的化简第11章11

1(1)最小项

在n个变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。

对n个变量的逻辑函数，共有2n个最小项。①定义如Y=AB，共有最小项4项：AB、AB、AB、AB②最小项的性质a.在输入变量的任何取值下,必有一个最小项,而且仅有一个最小项取值为1;b.任意两个最小项的乘积为0;c.全体最小项之和为1。4.卡诺图(选讲)第11章11

1③最小项编号④最小项表达式

任何一个逻辑函数都可以表示成若干个最小项的和，即最小项表达式，它是一个标准“与—或”表达式，而且这种形式是唯一的。最小项的编号：m0=ABm1=ABm2=ABm3=ABAB、AB、AB、AB对于最小项：例1:Y=ABC+BC=ABC+BC（A+A）=ABC+ABC+ABC=m6+m7+

m3=

（m3,m6,m7)

最小项表达式第11章11

1如：A、B、C是三个逻辑变量，有以下八个乘积项称为此三个变量的最小项特点(1)每个最小项均含有三个因子（n个变量则含n个因子）(2)每个变量均为原变量或反变量的形式在乘积项中出现一次(3)n个变量有2n个最小项第11章11

1m0m100000101最小项二进制数十进制数编号m2m3m4m5m6m7010011100101110111234567第11章11

1最小项之和形式标准的与或式逻辑函数最小项表达式⒈)用摩根定律去掉非号(多个变量上)直至只在一个变量上有非号为止⒉)用分配律去除括号，直至得到一个与或表达式⒊)配项得到最小项表达式由一般逻辑式→最小项表达式方法F(A、B、C、D)第11章11

1

将逻辑函数的最小项按一定规律填入一个方框内，此方框称为卡诺图。AB01

010132ABC000111100101324

5760132457612131514891110ABCD0001111000011110ABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCABCABCABCABCABCABCABCABABABAB二变量卡诺图三变量卡诺图四变量卡诺图最小项编号(2)卡诺图第11章11

1ABC000111100100000111Y=ABC+ABC+ABC由逻辑函数式得到其卡诺图卡诺图构成的重要原则：几何相邻性：即两个几何位置相邻的单元其输入变量的取值只能有一位不同。0132457612131514891110ABCD0001111000011110ABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCD对称相邻性：即任意两个对称的单元其输入变量的取值也只能有一位不同。如：ABCDABCD第11章11

1(3)逻辑函数卡诺图的画法(1)已知逻辑表达式ⅰ)逻辑表达式化成最小项表达式或者只需求出与或式ⅱ)画变量卡诺图ⅲ)在最小项对应的小方块中填“1”

其余填入“0”说明：ⅰ)可直接按与或式填卡诺图ⅱ)有时可按函数的反函数填卡诺图,只需将L中的乘积项对应的小方块中填入

“0”,其余填“1”即可(2)已知真值表ⅰ)画变量卡诺图ⅱ)将真值表中函数值为1的对应的变量取值组合的小方块中填入“1”,其余填“0”即可0100011110001110CDAB例如：1111111000000000第11章11

1由函数的逻辑表达式画卡诺图例：将F(A、B、C、D)的卡诺图画出解：0100011110001110CDABAB111111BCD11ACDABC11AC1111m14,m15两次填10000第11章11

1图中给出输入变量A、B、C的真值表，填写函数的卡诺图例:已知真值表如图ABCL00000011010101111000101011011110A01BC01001110000011110011010101111101第11章11

12.

用卡诺图化简

根据相邻单元的特点，只要有两个相邻单元取值同为1，可以将这两个最小项合并成一项，并消去一个变量。ABC000111100111=BC(A+A)=BCY=ABC+ABC利用A+A=1的关系第11章11

1如果是四个几何相邻单元取值同为1，则可以合并，并消去两个变量。ABC0001111001

1111ABC0001111001

1111Y=AY=

ABC+ABC+ABC+ABC

=AC(B+B)+AC(B+B)=AC+AC=CY=ABC+ABC+ABC+ABC第11章11

1如果是八个相邻单元取值同为1，则可以合并，并消去三个变量。ABC000111100111111111Y=1ABC000111100111Y=ABC+ABC=AC利用对称相邻性可以实现化简第11章11

1利用对称相邻性化简举例ABCD0001111000011110ABCD00011110000111101111111111Y=BCDY=D第11章11

1利用对称相邻性化简举例ABCD0001111000011110ABCD000111100001111011111111Y=BD错误的圈法正确的圈法第11章11

1用卡诺图化简逻辑函数的步骤：(1)写出最小项表达式；(2)画卡诺图；(3)合并最小项，即找出可以合并的最小项矩形组（简称画圈）。一般规则是：如果有2n个最小项相邻（n=1，2，3…)并排成一个矩形组,则它们定可合并为一项,并消去n个因子,合并后的结果中仅包含这些最小项的公共因子。

第11章11

1用卡诺图化简遵循的原则：（1）每个矩形组应包含尽可能多的最小项；（2）矩形组的数目应尽可能少；（3）各最小项可以重复使用，即同一个单元可以被圈在不同的矩形组内；（4）所有等于1的单元都必须被圈过；（5）可以利用约束项。第11章11

1画圈的步骤原始表达式表示在卡诺图上识别8方格的包围圈识别4方格的包围圈识别2方格的包围圈没有相邻项的单独画圈最简与或表达式第11章11

1ABC000111100112753460例：化简Y=AC+ABY=ABC+ABC+ABC111ACAB00000Y=ABC+ABC+ABC=ABC+ABC+ABC+ABC=AC(B+B)+AB(C+C)=AC+AB（1）卡诺图法（2）公式法第11章11

1ABC000111100111111100CBY=B+C例:第11章11

1ABCD000111100001111010111111

01011111例：某逻辑函数的表达式是：

Y=(AB.C.D)

=(0.2.3.5.6.8.9.10.11.12.13.14.15)试化简。解：Y=A+CD+BC+BD+BCDACDBCBDBCD第11章11

1例2A01BC0100111010110110结论：逻辑函数最简与或式不是唯一的例3AB0001CD01001110111011110111011111111∵∴结论：含0较少时，用求反较简单第11章11

1无关项：使函数值不定，或根本不会出现的变量组合3、具有无关项的逻辑函数的化简3)化简方法：视化简需要可作0或1处理。2)填函数的卡诺图时，只在无关项对应的格内填任意符号“Φ”、“d”或“×”无关项的定义——两种无关项：约束项、任意项约束项：恒等于0的最小项。表示实际中根本不会出现的变量组合。任意项：某些变量数值为0或1时，对实际问题的结果没有影响，此时函数整体的取值没有意义，变量取这些值时为1的最小项。无关项写入或不写入逻辑函数表达式无关紧要，对函数表达的逻辑功能没有影响，所以可以视需要决定是否将其加入表达式中。第11章11

1例1：已知函数：

求其最简与或式0100011110001110CDAB解：

填函数的卡诺图1111111

00000

化简不考虑约束条件时：考虑约束条件时：0100011110001110CDAB1111111

00000具有无关项逻辑函数的化简例题第11章11

1例2：NABCDL000000100011200100300111401000501011601100701111810000910011设计一位十进制数的判奇电路，当为奇数时输出为1，否则为0。解：列真值表无关项：1010～1111L=∑m(1,3,5,7,9)+∑d(10～15)L=D结论：充分利用无关项，可将函数化为最简。AB0001CD01001110111001010101xxxx01xx111第11章11

1(2)约束项在化简逻辑函数中的应用AB0101ABY00001110111

例：某逻辑函数的真值表如下，约束条件AB=0，

试写出最简“与—或”表达式。

真值表110

解：（1）不考虑约束条件Y=AB+AB（2）考虑约束项

Y=AB+AB+AB=A+B第11章11

1ABC000111100112753460真值表ABCY0000001010111000111101001011111

0000把约束项视为1时，Y=A把约束项视为0时，Y=AB+AC101

例：某逻辑函数的真值表如下，试写出最简“与—或”表达式。第11章11

1(五)

逻辑函数的表示方法2.逻辑代数式1.逻辑图F=BC+A3.真值表真值表ABCF11011111101111001010100110000011BCAB>11C&F第11章11

1

逻辑函数各种方法间的相互转换一、已知逻辑图求逻辑表达式用基本逻辑符号和连线构成的图形描述逻辑函数的方法：逻辑表达式真值表卡诺图逻辑图ABL&&&&&BBAAAB方法：逐级写出逻辑表达式然后求和化简例:已知函数的逻辑图如下所示，试求它的逻辑函数式。ABY11111解：二、已知逻辑表达式求逻辑图方法：先化简→转化为需要的形式→画逻辑图对其二次求非ACL&&&&&DB解：例:已知逻辑函数对应的逻辑图。画出&ABCY111&11ABCY00000010010001111000101111011110三、从真值表到逻辑函数式例:已知一奇偶判别函数的真值表图，试写出它的逻辑函数。四、从逻辑式列出真值表解：ABCY00000011010101101001101111011111例:已知逻辑函数求它对应的真值表。1.二极管与门电路

+12VABCDADBDC设

uA=0V，uB=uC=3.6VuF=0.3V

F=0uF=0.3VFDB、DC截止(六)基本门电路的构成则

DA导通设

uDA=0.3V第11章11

1

+12VABCDADBDC设uA=

uB=uC=0VDA、DB、DC都导通F=0uF=0.3VFuF=0.3V1.二极管与门电路第11章11

1设uA=uB=uC=3V

uF=3.3V.F=11.二极管与门电路

+12VABCDADBDCuF=3.3VFDA、DB、DC都导通第11章11

11.二极管与门电路

+12VABCDADBDCF由以上分析可知：只有当A、B、C全为高电平时，输出端才为高电平。正好符合与门的逻辑关系。F=ABCABCF&第11章11

1设

uA=3V，uB=uC=0V

则

DA导通

uF=3–0.3=2.7V

DB、DC截止，

F=1DA

–12VFABCDBDCuF=2.7V2.二极管或门电路第11章11

12.二极管或门电路DA

–12VFABCDBDC设

uA=uB=uC=3VDADB,DC都导通uF=2.7VuF=2.7V，F=1第11章11

12.二极管或门电路DA

–12VFABCDBDC设uA=uB=uC=0V

DA、

DB、DC都导通uF=–0.3VuF=–0.3V，F=0第11章11

12.二极管或门电路DA

–12VFABCDBDCF=A+B+C由以上分析可知：只有当A、B、C全为低电平时，输出端才为低电平。正好符合或门的逻辑关系。FABC>1第11章11

13.非门电路设

uA=3V,T饱和导通•+12V+3VDRCT–12VRBRkAFuF=0.3VuF=0.3V,F=0,D截止第11章11

13.非门电路

设

uA=0V，

T截止，D导通

A1FF=A•+12V+3VDRCT–12VRBRkAFuF=3.3V•uF=3.3V,F=1由以上分析可知：当A为低电平时，输出端为高电平。当A为高电平时，输出端为低电平。正好符合非门的逻辑关系。第11章11

11.与门和非门构成与非门

2.或门和非门构成或非门F=ABCF=A+B+CABC1F&ABCF&（一）复合门电路11.2

集成复合门电路ABC>1FABC>11F第11章11

24.异或门

F=AB+AB5.同或门AC=FF=AB+ABABF=13.与或非门F=AB+CD（一）复合门电路ABCDF&&>1第11章11

2例：试用与非门来组成非门、与门及或门。AB&FA&F非门AB&&F与门=ABF=ABF=A+B=AB=A+BB&A&F&或门第11章11

3T1等效电路+5VA

B

CR1C1B1（二）TTL与非门电路+5VABCT1R1R2T2T3T4R3R4FD第11章11

2

设

uA=0V,

uB=uC=3.6V

则

VB1=0.7Vuo=5–uD–ube3–uR2（小）

=5–0.7–0.7=3.6VF=1+5VA

B

CR1C1B1T2、T4截止T3导通+5VABCT1R1R2T2T3T4R3R4Fuo=3.6VDVB1=0.7V拉电流设PN结正向压降为0.7V（二）TTL与非门电路第11章11

2+5VABCT1R1R2T2T3T4R3R4uO

(F)

设

uA=uB=uC=3.6V，输入端全部是高电平，

VB1升高，VB1=2.1V，

足以使T2，T4导通，

VC2=VCE2+VBE4=0.3+0.7=1V，使T3截止。

uO=0.3V，F=0。T1发射结全部反偏。灌电流T1R1+VccVB1=2.1VVC2=1VuO=0.3V+5VA

B

CR1C1B1（二）TTL与非门电路D第11章11

2由以上分析可知：当输入端A、B、C均为高电平时，输出端F为低电平。当输入端A、B、C中只要有一个为低电平，输出端就为高电平。正好符合与非门的逻辑关系。ABCF&F=ABC（二）TTL与非门电路第11章11

2+5VABT1R1R2T2T3T4R3R4FDENVB1=0.7VEN=0时，二极管D导通，

VB1=0.7V，T2、T4截止；使VC2=0.7V,T3截止，输出端开路（高阻状态）EN=1时，二极管D截止，

F=AB，同TTL与非门。VC2=0.7V(三)三态与非门电路第11章11

2AB&ENAB&ENAB&ENAB&EN用三态门接成总线结构ABF&EN逻辑符号逻辑功能三态与非门逻辑符号和逻辑功能ABF&ENEN=0EN=1EN=0EN=1F=高阻F=高阻F=A•BF=A•B第11章11

2(四)TTL与非门的组件

TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一心片上。&+VC141312111098

1234567地74LS00&&&74LS00组件含有两个输入端的与非门四个。第11章11

2已知组合逻辑电路图，确定它们的逻辑功能。分析步骤：（1）根据逻辑图，写出逻辑函数表达式

由输入变量开始，逐级推导出各个门电路

的输出，并将结果标明在图上。

（2）对逻辑函数表达式化简。（3）根据最简表达式列出真值表。（4）由真值表确定逻辑电路的功能。11.3

组合逻辑电路的分析第11章11

3&例:分析下图逻辑电路的功能。&&ABFAB=AB+AB异或门真值表ABF000011101110功能:当A、B取值不相同时，输出为1。是异或门。AB=1F&AABBABAABBABF==AABAAB+AABBAB=A(A+B)+B(A+B)11.3

组合逻辑电路的分析第11章11

3&1例:分析下图逻辑电路的功能。&1&ABFABABABF=ABAB=AB+AB真值表ABF001010100111功能:当A、B取值相同时，输出为1。是同或电路。AB=FF=AB+AB=AB+AB第11章11

3例:分析下图逻辑电路的功能。F1F2F3F1=A+B=ABF3=A+B=ABF2=A+BA+B+=(A+B)(A+B)=AB+AB11111AB真值表ABF1000010101110F2F310010010功能:

当A>B时,F1=1;

当A<B时,F3=1;

当A=B时,F2=1;是一位数字比较器第11章11

3一、举例例1、ABZ=1CL=1ABCL00000011010101101001101011001111真值表逻辑功能：

三位奇偶校验电路

或三位判奇电路000逻辑表达式：例2：试分析图所示逻辑电路的功能。因此该电路为少数服从多数电路，称表决电路。（1）逻辑表达式（2）真值表（3）判断：多数输入变量为1，输出F为1；多数输入变量为0，输出F为0ABCF00000010010001111000101111011111真值表根据给定的逻辑要求，设计出逻辑电路图。设计步骤：（1）根据逻辑要求，定义输入输出逻辑变量，列出真值表。

（2）由真值表写出逻辑函数表达式。

（3）化简逻辑函数表达式。

（4）画出逻辑图。11.4

组合逻辑电路的设计第11章11

3三人表决电路例：设计三人表决电路10A+5VBCRF第11章11

3ABCF00000001101110001111010010111011真值表F=AB+AC+BC=AB+AC+BC=ABACBC逻辑代数式F=ABC+ABC+ABC+ABC=ABC+ABC+AB（C+C）=ABC+ABC+AB=ABC+A(BC+B)=ABC+A(C+B)=ABC+AB+AC=B(AC+A)+AC=B(C+A)+AC第11章11

3三人表决电路10A+5VBCRF=ABACBCF&&&&第11章11

3例：设计一个可控制的门电路，要求：当控制端

E=0时，输出端Y=AB；当E=1时，输出端Y=A+B控制端EABY00000001101110001111010010111011真值表输入输出Y=EB+EA+AB第7章

7.5&&&EABY>1(一)半加器：两个二进制数相加，称为“半加”，实现半加操作的电路叫做半加器。=1&ABFC

COFCABF=AB+AB=A+BC=AB半加器逻辑图半加器逻辑符号真值表ABC0000101011F01011011.4

组合逻辑电路的设计第11章11

4(二)全加器：被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路叫做全加器。AiBiCi-1Fi00000001101110001111010010111011真值表Ci01111000Fi=AiBiCi-1+

AiBiCi-1+AiBiCi-1

+AiBiCi-1+(AiBi+AiBi)Ci-1=(AiBi+AiBi)Ci-1=Ci-1+

Ci-1A+BA+B=Ai+Bi+Ci-1Ci=(Ai+Bi)Ci-1+AiBi第11章11

4AiBiCi-1Ci半加器半加器>1AiBi

COCiAiBiCIFiCi-1全加器逻辑符号由半加器及或门组成的全加器Fi=Ai

+Bi+Ci-1Ci=(Ai+Bi)Ci-1+AiBiAi+BiFi=Ai+Bi+Ci-1(Ai+Bi)Ci-1(二)全加器第11章11

4例：试构成一个三位二进制数相加的电路Ci

S

iAi

Bi

Ci-1

Ci

S

iAi

Bi

Ci-1

Ci

S

iAi

Bi

Ci-1

S0S1S2C2A2

B2A1

B1A0

B0(二)全加器第11章11

4例：试用74LS183构成一个四位二进制数相加的电路S0S1S2C3A2

B2A1

B12Ci2S

1Ci1S2A

2B

2Ci-11A1B1Ci

-174LS1832Ci2S

1Ci1S2A

2B

2Ci-11A1B1Ci

-174LS183S3A0

B0A3

B374LS183是加法器集成电路组件，含有两个独立的全加器。第11章11

4编码：用数字或符号来表示某一对象或信号的过程称为编码。

n位二进制代码可以表示2n个信号8421编码：将十进制的十个数0、1、2…9编成二进制的8421（BCD码）代码，又称二—十进制编码。0000~1001每位的权：23、22、21、2011.5

编码器第11章11

5编码器&&&&•••••••••••••••+5VR10DCBA0123456789

0111DCBA=011111.5

编码器第11章11

5数字集成编码器T1147T114716151413121110912345678I4I5

I6

I7

I8

Y2Y1

地

VCCN

Y3I3I2I1I0Y0I0I8：信号输入端低电平有效Y0~Y3：信号输出端以反码形式输出11.5

编码器第11章11

5

译码是编码的反过程，将二进制代码按编码时的原意翻译成有特定意义的输出量。（一）二进制译码器若输入变量的数目为n，则输出端的数目N=2n例如：2线—4线译码器、3线—8线译码器、

4线—16线译码器等。现以2线—4线译码器为例说明

如输入的信号是两位数的二进制数，它有四种组合，共有四种输出状态。11.6

译码器第11章11

6（一）二进制译码器&&&&11111A1A2EF1F2F3F4A1、A2：输入端F1~F4：输出端E：使能端译码器真值表EA1A2F1F2F3F41

11110

0001110

0110110

1011010

111110第11章11

6（二）