数字逻辑与数字系统智慧树知到课后章节答案2023年下天津大学

数字逻辑与数字系统智慧树知到课后章节答案2023年下天津大学天津大学

第一章测试

十进制数(119)10转换为八进制数是

A:168B:167C:166D:165

答案:167

十六进制数（1C4）16转换成十进制数是

A:452B:450C:456D:454

答案:452

n个变量可以构成（）个最大项或最小项

A:B:C:2nD:n

答案:

负二进制数的补码等于

A:反码B:反码加1C:原码D:原码加1

答案:反码加1

已知输入A、B和输出Y的波形如图所示，能实现此波形的门电路是（

）

A:异或门B:与非门C:同或门D:或非门

答案:同或门

补码由原码按位取反加1

A:对B:错

答案:错

增加位宽的方法有零扩展和符号扩展两种

A:对B:错

答案:对

相同功能的逻辑门中扇入数越多，逻辑门越复杂

A:对B:错

答案:对

两输入的逻辑门包括

A:非门B:或门C:异或门D:与门

答案:或门;异或门;与门

关于二进制的相关说法正确的是

A:补码是原码按位取反加一得到的B:零扩展的负数会变化C:用补码实现原码的减法D:原码不能计算负数加法

答案:零扩展的负数会变化;用补码实现原码的减法;原码不能计算负数加法

第二章测试

下列逻辑等式中不成立的是

A:B:C:D:

答案:

布尔代数的与或非，运算优先级是(

)

A:与>或>非B:非>或>与C:或>与>非D:非>与>或

答案:非>与>或

关于无关项X，说法错误的是（

）

A:最简解中，每个包含X的圈中至少包含一个1B:无关项X在化简时，既可以当0用，也可当1用C:不必所有无关项X一定出现在最简表达式的圈中D:所有无关项X一定出现在最简表达式的圈中

答案:所有无关项X一定出现在最简表达式的圈中

布尔代数就是二值数学运算（

）

A:错B:对

答案:错

组合逻辑电路是无记忆的(

)

A:错B:对

答案:对

卡诺图的编码采用格雷码(

)

A:对B:错

答案:对

译码器具有N个输入和2N个输出，且输出具有独热性(

)

A:错B:对

答案:对

关于组合逻辑电路说法正确的是（

）

A:组合逻辑电路的输出仅仅取决于当前输入B:大的组合逻辑电路可以由小的组合逻辑电路构成C:组合逻辑电路是无记忆的D:组合逻辑电路不包含回路

答案:组合逻辑电路的输出仅仅取决于当前输入;大的组合逻辑电路可以由小的组合逻辑电路构成;组合逻辑电路是无记忆的;组合逻辑电路不包含回路

下列表达式成立的是（

）

A:B:AB=BA

C:B(B+C)=B

D:A+B=B+A

答案:AB=BA

;B(B+C)=B

;A+B=B+A

卡诺图的画圈原则中，说法正确的是(

)

A:质主蕴含项一定出现在最简解中B:最简表达式一定含有最少的圆圈数目C:质主蕴含项一定是能圈的最大圈D:最简表达式中有时都是非质主蕴含项

答案:质主蕴含项一定出现在最简解中;最简表达式一定含有最少的圆圈数目;质主蕴含项一定是能圈的最大圈;最简表达式中有时都是非质主蕴含项

第三章测试

64位行波进位加法器的延迟为（）。假设全加器的延迟是450ps。

A:38.8nsB:28nsC:18nsD:28.8ns

答案:28.8ns

在SystemVerilog模块中定义一个端口必须指明哪些要素（）。

A:方向B:位宽C:名字D:类型

答案:方向;名字

logic类型的变量会被综合为（）电路。

A:寄存器传输级B:复用器C:三态门D:连线

答案:寄存器传输级;连线

一个SystemVerilog测试程序需要包含几个要素（）。

A:激励信号B:待测模块C:输出响应D:时钟信号

答案:激励信号;待测模块;输出响应

阻塞赋值主要用于实现组合逻辑电路，非阻塞赋值主要用于实现时序逻辑电路。

A:对B:错

答案:对

在SystemVerilog过程块中可以对模块进行实例化声明。

A:错B:对

答案:错

系统任务$monitor在每次执行的时刻打印相应信息。

A:对B:错

答案:错

假设m=4'b0101，下列运算结果正确的是（）。

A:~^m=1B:&m=1C:|m=0D:^m=1

答案:~^m=1

如下程序中第三条阻塞赋值语句完成赋值的时刻是（）。always_combbegin

#5a=16’b0;

#10b={x,y,z};

#5c=1’b1;

end

A:15B:5C:10D:20

答案:20

第四章测试

时序逻辑电路在结构上（）。

A:必须包含组合逻辑电路B:必有存储电路和组合逻辑电路C:其他三个选项均正确D:必须有存储电路

答案:必须有存储电路

一个4位寄存器可以构成最长计数器的长度是（）。

A:15B:12C:16D:8

答案:16

内存若为16MB，则表示其容量为（）KB。

A:16384B:16C:16000D:1024

答案:16384

下列哪种器件中存储的信息在掉电以后即丢失？

A:FlashB:E2PROMC:EPROMD:SRAN

答案:SRAN

在时序逻辑电路中，建立时间约束不可违反；一旦违反电路将无法使用，只能重新设计。

A:对B:错

答案:错

Moore型状态机在绘制状态转换图时，输出信息标在状态结点（圆圈）中。

A:对B:错

答案:对

在SystemVerilog中，可以使用always_latch过程块对锁存器进行建模。

A:错B:对

答案:对

在SystemVerilog中，<=是阻塞赋值符号，赋值需要按照语句在代码中的顺序依次执行。

A:对B:错

答案:错

有限状态机中包含了有限个离散状态。

A:错B:对

答案:对

在时序逻辑电路中，保持时间约束不可违反；一旦违反，可以通过降频的方式来修正，但是这样会降低电路的性能。

A:错B:对

答案:错

第五章测试

对于按字节寻址的存储器，一个32位字存储在该存储器的第42个字的位置，则该字的字节地址是（）。

A:0xACB:0xB8C:0xCCD:0xA8

答案:0xA8

R型MIPS指令由（）个字段组成。

A:6B:2C:4D:5

答案:6

MIPS指令集支持以下哪些寻址方式（）？

A:PC相对寻址B:基地址寻址C:寄存器寻址D:变址寻址

答案:PC相对寻址;基地址寻址;寄存器寻址

MIPS体系结构的特点包括（）。

A:好的设计需要好的折中方法B:越小的设计越快C:加快常见功能D:简单设计有助于规整化

答案:好的设计需要好的折中方法;越小的设计越快;加快常见功能;简单设计有助于规整化

MIPS指令集包括哪几种类型（）。

A:B型指令B:R型指令C:I型指令D:J型指令

答案:R型指令;I型指令;J型指令

R型指令需要由op字段和func字段共同决定指令的功能。

A:错B:对

答案