电子线路基础第9章

第9章逻辑门电路9.1分立元件门电路9.2TTL集成逻辑门9.3其它类型的TTL门电路9.4CMOS集成门电路9.1分立元件门电路1.二极管“与”门由二极管所组成的与门电路如图9-1所示。为简单起见，图中只设置了两个输入端A和B，Y为输出端，R为限流电阻。假设二极管的正向导通压降为0.7V，则将输入端A、B所有可能的电压取值组合，根据二极管的单向导电性，可得输出端Y的对应值，列于表9.1。若规定3V以上（包括3V）的电平为高电平，用逻辑“1”表示；0.7V以下（包括0.7V）的电平为低电平，用逻辑“0”表示，由表9.1可知，只要有一个输入端为低电平，输出端就为低电平；只有当两个输入端都为高电平时，输出端才为高电平，这就是与门的逻辑功能。图9-1与门表9.1图9-1电路的电平表uA

uBuY0V0V0V3V3V0V3V3V0.7V0.7V0.7V3.7V

2.二极管“或”门

由二极管组成的或门电路如图9-2所示。将输入端A、B所有可能的电压取值组合，根据二极管的单向导电性，可得输出端Y的对应值，列于表9.2。图9-2或门uA

uBuY0V0V0V5V5V0V5V5V-0.7V4.3V4.3V4.3V表9.2图9-2电路的电平表图9-3二极管的开关过程在工作速度要求较高的场合，可采用肖特基势垒二极管（SBD），如图9-4所示。这种二极管是一种金属-半导体结，因而导通时几乎没有电荷存储效应，开关时间很短，约0.1ns。它的死区也很小，正向导通压降约为0.35V。由于这些特点，SBD能够有效地提高电路的开关速度。图9-4肖特基势垒二极管符号3.三极管“非”门图9-5三极管非门(a)电路；(b)截止状态等效电路；(c)饱和状态等效电路图9-6抗饱和三极管符号表9.3图9-5(a)电路的电平表uAuY0V3V5V0.3V当三极管作为开关元件使用时，通常工作在饱和导通状态或截止状态，并在这两种状态之间以极短时间通过放大区进行快速转换。与二极管类似，三极管在饱和状态和截止状态之间转换时，同样需要转换时间。因此在工作速度要求高的场合，常使用一种抗饱和三极管，这就是在普通三极管的基极b和集电极c之间跨接一个肖特基势垒二极管VD，如图9-6所示。当该三极管导通且饱和时，随着饱和程度的加深，集电结压降uBC不断加大，一旦uBC超过0.35V，VD就导通，对三极管基极电流起到分流作用，从而有效减轻了三极管的饱和程度，大大提高了开关速度。当VD导通后，uBC就被钳制在0.35V，因而管压降uCE也为0.35V。表9.4几种常见门电路的逻辑符号及功能9.2TTL集成逻辑门9.2.1TTL集成逻辑门的工作原理

TTL（TransistorTransistorLogic）电路即三极管-三极管逻辑电路，因输入级和输出级均采用三极管而得名。

1.TTL系列简介TTL电路自1963年面世后，就朝着高速和低功耗两个方向发展，先后出现了H、S、AS、L、LS和ALS等系列，通常“54”开头的为军用产品，“74”开头的为民用或工业产品，两者电路结构和性能参数基本相同，只是电源电压范围以及工作环境温度范围等有别。目前在中小规模集成电路中应用较为广泛的是LS系列，即低功耗肖特基系列。2.74系列与非门图9-7TTL与非门7400（1）uA、uB中至少有一个为低电平0.3V,电路工作情况如图9-8(a)所示。图中把V1等效成一组背靠背的二极管VDL1、VDL2和VDR。VDL1、VDL2、R1构成与门，当输入有低电平时，up被钳位在0.3+0.7=1V。这个电位不能使VDR和V2、V5发射结同时导通（需0.7×3=2.1V），所以V2截止。由于V1集电极电阻是R2和V#-2的集电结反向电阻之和，其值很大，故iC1≈0，V1深饱和。又因为V2截止，iC2≈0，因此uC2≈UCC，uE2≈0。显然，这两个电位将使V4、VD3导通，V5截止，输出端等效电路如图9-8(b)所示。此时若外接负载电阻RL，则负载电流iL仅为毫安级。所以uY≈UCC-uBE4-uD3=5-0.7-0.7=3.6V，为高电平。电路的这一输出状态称为关门状态（因V5截止）。图9-87400“输入有低”时的工作情况(a)电路工作情况；(b)输出端等效电路（2）uA、uB全为高电平3.6V。

电路工作情况如图9-9所示。若单从VDL1、VDL2、R1构成的与门来看，up应为3.6+0.7=4.3V，但这个电压降落在VDR、V2发射结和V5发射结上，这样会使它们全部导通，因此up实际被钳位在0.7×3=2.1V。此时V1的发射结截止而集电结导通，处于倒置状态。UCC经R1、VDR加到V2基极，产生iB2，这个电流足以使V2导通饱和，uC2=uBE5+uCE2=0.7+0.3=1V。1V的电压不能令V4发射结和VD3同时导通（需0.7×2=1.4V），故V4、VD3截止。于是，UCCV5集电极之间相当于一个阻值很大的电阻，使β5iB5iC5，V5深饱和。故uY≈UCES≈0.3V，为低电平。电路的这一输出状态称为开门状态（因V5饱和导通）。图9-97400“输入全高”时的工作情况综上所述，图9-7电路“输入有低电平时，输出为高电平；输入全高电平时，输出为低电平”，即Y=AB，为与非门。由于V2的集电极和发射极分别控制V4、V5，使它们总是处于相反的工作状态（一个导通，另一个就截止），这就有效地降低了输出级的静态功耗并提高了带负载能力和工作速度。这种形式的电路输出称为推拉式输出，它在集成逻辑门中被普遍采用。

3.LS系列TTL与非门以图9-10所示的74LS00为例。与74系列相比，74LS系列在速度和功耗两方面都作了改进：首先电阻取值比74系列大得多以降低功耗；其次在74LS00中大量采用肖特基势垒二极管和抗饱和三极管（因V#-4不会进入饱和状态，故不必采用抗饱和管），以缩短传输延迟时间，提高工作速度；增加由Rb、Rc、V6组成的有源泄放网络，加速了V5的导通和截止；增加肖特基势垒二极管VD3、VD4，使输出电平发生负跳变时，加速了输出端负载电容的放电过程。如果把由Rb、Rc、V6组成的有源泄放网络等效为V2的发射极电阻R3，再去掉VD3、VD4，那么74LS00与7400两者的工作原理类似。图9-1074LS00与非门（1）uA、uB中至少有一个为低电平0.35V，此时up被钳位在0.35+0.35=0.7V（参见9.1节肖特基势垒二极管），V2截止，V3、V4导通，V5截止。当Y端外接负载电阻时，uY≈UCC-uBE3-uBE4=5-0.7-0.7=3.6V，即电路输出高电平。（2）uA、uB全为高电平3.6V,此时V2饱和、V5导通，up被钳位在0.7×2=1.4V。uC2=uBE5+uCE2=0.7+0.35=1.05V，故V3导通、V4截止。由于iC5极小，而iE2却较多地流进V5基极，因此V5饱和，uY≈uCE5≈0.35V，电路输出低电平。图9-11与非门的电压传输特性9.2.2门电路的带负载能力

1.输出高电平电流IOH

如图9-12所示，当驱动门输出高电平UOH时，V3、V4导通，V5截止，负载电流是从Y端向外拉的，称为输出高电平电流IOH。IOH不能过大，否则R2上压降增大，uY（高电平）随之下降，最终导致出现逻辑错误。在保证uY≥UOHmin的前提下，允许负载拉出Y端的电流的最大值称为带拉电流负载能力，记作IOHmax。图9-12Y端输出高电平的情况2.输入高电平电流IIH3.输出低电平电流IOL

图9-13中，当驱动门输出低电平UOL时，V4截止，V5饱和，负载电流倒灌进Y端，称为输出低电平电流IOL。IOL不能过大，因为IOL形成V5集电极电流，其值过大就会破坏V5的饱和条件，使uY（低电平）升高，最终出现逻辑错误。在保证uY≤UOLmax

的前提下，允许灌进Y端的电流的最大值称为带灌电流负载能力，记作IOLmax。图9-13Y端输出低电平时的情况

4.输入低电平电流IIL

图9-13中，对负载门来说，当uY=UOL时，有电流流出其输入端，称为输入低电平电流IIL。显然，该电流是倒灌进Y端的。

由分析可知，TTL电路的带灌电流负载能力远大于带拉电流负载能力，这一点在用TTL电路驱动非TTL负载时，应特别予以注意。

还有一项表征带负载能力的参数，称为扇出系数，即一个门电路带同类门电路的个数。这是小规模集成电路中很重要的参数，不过在大规模集成电路中很少使用。9.2.3TTL电路的使用特点1.多余输入端的处理图9-14TTL与非门多余输入端处理(a)无用端接1(可接+5V)；(b)与有用端并接；(c)悬空(不推荐)2.开门电阻Ron和关门电阻Roff

图9-15开门电阻和关门电阻当R的阻值为∞，即A端悬空时，如前所述，相当于接入高电平，使电路处于开门状态。事实上，为达到此效果，R不必为∞，只要R≥Ron，就可保证R上的电位uA达到阈值电平Uth，电路“开门”(参见图9-11),故称Ron为开门电阻。此后尽管R的阻值可继续增加，远大于Ron，uA却始终被钳位在Uth，A端相当于接入高电平。相反，当R的阻值为零时，相当于A端接地（低电平），电路处于关门状态。事实上，为达到此效果，R不必为零，只要R≤Roff，就可保证uA≤UILmax，电路“关门”(参见图9-11),故称Roff为关门电阻,此时A端相当于接入低电平。对74系列有Ron≈2kΩ，Roff≈0.7kΩ；对74LS系列有Ron≈5kΩ，Roff≈1kΩ。9.3其它类型的TTL门电路图9-16普通TTL门电路输出端短接图9.17OC门实现“线与”9.3.1集电极开路门集电极开路门简称OC门（OpenCollectorGate）。以图9-17所示的74系列OC与非门为例。这种门电路可以看成是图9-7与非门电路中移去了R4、V4和VD3，再外接电源UCC′和电阻Rc而成其中，Y1=AB，Y2=CD。由图可见，只要Y1、Y2中有一个为低电平（即V5、V5′中有一个饱和导通），总的输出Y就是低电平，uy≈0；只有Y1、Y2同时为高电平（即V5、V5′

全都截止），Y才是高电平,uy≈UCC′。故Y=Y1·Y2。也就是说，电路通过输出线Y1和Y2的短接实现了与运算，相当于Y1、Y2后接了一个虚拟的与门。上述实现与功能的方式称为线与（WireAND）。由于Rc阻值较大，因此无论两个OC门处于何种工作状态，UCC′

和地之间都不会出现低阻通路，从而避免了图9-16所示的情况。通过线与，总输出Y与输入A、B、C、D之间的逻辑关系变为实现了与或非运算。用OC门实现与或非运算要比用其它门成本低。由于OC门的输出高电平值近似等于外接电源电压UCC′，因此OC门也常用作实现逻辑电平转换的接口电路。其输出管V#-5采用高反压管，耐压可达30V以上。需要强调的是，OC门必须外接电阻Rc和电源UCC′才能正常工作，而且Rc有取值限制。OC门的应用很广，除了能实现线与和逻辑电平的转换之外，还能实现多路信号在总线上的分时传输、驱动显示器件和执行机构等。OC门的缺点是开关速度不够高，带负载能力也不如普通TTL门。9.3.2三态门图9-18三态与非门(a)电路结构；(b)EN高电平有效的逻辑符号；(c)EN低电平有效的逻辑符号当控制端EN为高电平3.6V时，up=3.6V，二极管VD截止，电路正常工作，Y=AB。这时Y端有两种可能的输出状态：高电平状态或者低电平状态，究竟处于何种状态要视A、B的输入情况而定。当EN为低电平0.3V时，up=0.3V，故V2、V5截止而VD导通，uB4被钳位在1V，使V4也截止。由于V4、V5同时截止，这时从Y端向里看，上、下两条支路都不通，输出既不是高电平态，也不是低电平态，而是即所谓的第三态。请注意，高阻态并不是一种逻辑状态，它只表示输出端与负载断开，两者之间不存在任何联系。由于图9-18(a)电路在EN=1时正常工作，在EN=0时呈高阻，因此称为控制端EN高电平有效的三态与非门，图9-18(b)是它的逻辑符号，图9-18(c)则表示控制端EN低电平有效的三态与非门，即电路在EN=0时正常工作，在EN=1时呈高阻。三态门普遍应用于计算机总线实现信号传输。图9-19为由三态缓冲器构成的双向总线。此外，还有其它类型的双极型门电路，如发射极耦合逻辑ECL（Emitter-CoupledLogic）、集成注入逻辑I2L（IntegratedInjunctionLogic）等，图9-19用三态缓冲器构成双向总线9.4CMOS集成门电路9.4.1CMOS门电路的工作原理1.MOS管的开关特性通常只有增强型的MOS管才能作为开关使用。以图9-20所示的N沟道增强型MOS管为例，设其开启电压为UGS(th)（UGS(th)＞0）。图9-20MOS管开关特性(a)MOS管电路；(b)截止时的等效电路；(c)导通时的等效电路当栅极电压uG为低电平0V时，uGS=0<UGS(th)，管子截止，iD≈0。如果将MOS管看作一个开关的话，此时的情况相当于开关断开，故漏极电压uD≈UDD。当uG为高电平UDD时，uGS=UDD＞UGS(th)，N型沟道形成，管子导通且工作在可变电阻区。设导通内阻为Rds，由于Rd＝Rds，故uD≈0，相当于开关闭合。开关等效电路参见图9-20(b)、(c)。2.CMOS非门图9-21CMOS非门

CMOS电路的基本单元是非门。如图9-21所示，它由一个N沟道增强型MOS管VN和一个P沟道增强型MOS管VP组成。两管的栅极相连作为输入，漏极相连作为输出。VP的源极s2接正电源UDD，VN的源极s1接地。设VN管的开启电压为UGS(th)1（正值），VP管的开启电压为UGS(th)2（负值），且UDD＞UGS(th)1+|UGS(th)2|。

当uA为低电平0V时，uGS1=0＜UGS(th)1，VN截止；同时uGS2=-UDD＜UGS(th)2，VP导通，因此uY≈UDD。

当uA为高电平UDD时，uGS1=UDD＞UGS(th)1，VN导通；同时uGS2=0＞UGS(th)2，VP截止，因此uY≈0V。综上所述，电路实现非门功能，即Y=A。

由于静态下无论哪一种输入，VP和VN总是一个导通，另一个截止，即处于互补状态，因此把这种电路结构称为互补对称式MOS电路（ComplementarySymmeteryMOS），简称CMOS电路。正因为总有一管截止，而且截止电阻很大（约1010

Ω），所以CMOS电路从电源至地的静态电流极小，为纳安级。3.其它逻辑功能的CMOS门电路1)CMOS与非门图9-22CMOS与非门表9.5CMOS与非门各管工作状态及逻辑关系显然，要实现n输入变量的与非运算，只需将n个P沟道MOS管并接，将n个N沟道MOS管串接。但为保证电路的UOL≤UOLmin，一般输入变量不应超过三个。2)CMOS或非门电路组成如图9-23所示。它由两个串接的P沟道MOS管和两个并接的N沟道MOS管组成。Y=A+B。工作原理请读者自行分析。显然，实现n输入变量的或非运算，只需将n个P沟道MOS管串接，将n个N沟道MOS管并接。而且输入变量个数的增加，不会使电路输出低电平UOL的数值增加。图9-23CMOS或非门9.4.2CMOS传输门和双向模拟开关

CMOS传输门能够实现信号的可控传输。它由参数对称的P沟道MOS管VP和N沟道MOS管VN并接构成，如图9-24(a)所示。A为输入端，接VP、VN的源极，并设0＜uA＜UDD；B为输出端，接VP、VN的漏极；EN和EN为互补控制端，其高、低电平分别为UDD和0V。9-24(b)为传输门的逻辑符号。由于MOS管的源极、漏极对称，因此CMOS传输门是双向器件。信号既可从左向右传输，也可从右向左传输。图9-24CMOS传输门(a)电路；(b)逻辑符号当EN=0、EN=1时，由于0＜uA＜UDD，故VP、VN始终截止。A端信号送不到B端，A、B之间相当于“开关断开”，此时B端呈高阻。当EN=1、EN=0时，VP管和VN管的电阻变化情况如图9-25所示。为方便说明问题，设UDD=5V，UGS(th)1=|UGS(th)2|=2V，且VP和VN都在|uGS|=3V时进入可变电阻区。那么，当0＜uA＜2V时，VP截止，但VN导通且工作在可变电阻区，内阻很小；当3V＜uA＜5V时，V#-N截止，但V#-P导通且工作在可变电阻区，内阻很小；而当2V＜uA＜3V时，VP、VN均导通，但都工作在饱和区，内阻较可变电阻区大，不过由于两管并联，因此总阻值的起伏并不大。综合以上三种情况，只要0＜uA＜UDD，A、B之间均呈低阻，如果此时后级电路的输入电阻比较大，就可以认为A端信号送到了B端，A、B之间相当于“开关接通”。也就是说，CMOS传输门可以传输模拟信号。图9-25CMOS传输门的电阻特性

CMOS传输门和一个CMOS反相器组合起来就称为模拟开关，如图9-26所示。和CMOS传输门一样，模拟开关也是双向器件。集成CMOS模拟开关有CC4016、CC4066、C544等。例如CC4066为四通道双向模拟开关。当电源电压UDD＝15V时，其导通内阻的典型值为60Ω，为使电路具有良好的传输特性，通常令负载电阻大于10kΩ。图9-26CMOS双向模拟开关(a)电路；(b)逻辑符号9.4.3CMOS三态门和OD门1.CMOS三态门图9-27低电平有效的CMOS三态非门(a)电路；(b)逻辑符号图9-28其它常用的CMOS三态门电路结构(a)用与非门控制；(b)用CMOS模拟开关控制

2.漏极开路门漏极开路门简称OD门（OpenDrain）。图9-29所示为漏极开路的与门。电路的左边为CMOS与非门，右边为漏极开路的N沟道MOS管VN。使用时需外接负载Rd和电源UDD′。为保证输出逻辑正确，Rd的阻值应远大于VN管的导通内阻。图9-29漏极开路的与门9.4.4Bi-CMOS电路

TTL电路具有较高的工作速度和较强的驱动能力，而CMOS电路具有较低的功耗和较高的噪声容限。如果能将两者的优点结合在一起，就会出现更好的电路系列。Bi-CMOS就是实现这一设想的新型电路系列，它是双极型-CMOS电路（Bipolar-CMOS）的简称。

Bi-CMOS反相器的电路结构如图9-30所示。其中，V2、V4构成有源电阻，可加快V5、V6的截止过程同时还能降低电路功耗；而V5和V6的导通内阻很小，因而负载电容CL的充放电时间很短，电路的传输延迟时间小。当输入ui为高电平时，V2、V3、V6导通，V1、V4、V5截止，输出uo为低电平；当输入ui为低电平时，V1、V4、V5导通，V2、V3、V6截止，输出uo为高电平。整个电路实现求反功能。图9-30Bi-CMOS反相器可见，Bi-CMOS将CMOS电路作为输入级和内部电路，将TTL电路作为输出级。这样的组合形式兼有CMOS和TTL两者的优点，具有低功耗、高噪声容限、强驱动和高速度的全面优势。而且由于它采用了常规的CMOS和TTL兼容的制造工艺，因此并不明显提高制造费用。现有的高速Bi-CMOS电路系列与已有的CMOS、TTL电路同型系列兼容，它有足够的电流驱动能力，可以驱动常用的各种总线系统。在低频段，其功耗电流介于CMOS和LSTTL之间且明显低于LSTTL；在高频段，其功耗电流不仅低于LSTTL，而且低于CMOS电路中的新型高速AC（ACT）系列。也就是说，Bi-CMOS电路的延迟-功耗积极佳，综合性能好，是一种具有良好应用前景且日渐成熟的新型集成电路。使用Bi-CMOS电路时，为得到最好的噪声容限和开关速度，多余输入端不能悬空，应接至2.4V～UCC之间的正电位或不用门的恒高输出端上。但不能像通常使用TTL门那样，将多余输入端接至同一与非/与门的另一个输入端上，否则会加大输入端耦合电容，降低交流噪声容限。9.4.5TTL与CMOS接口电路由于TTL电路早于CMOS电路得到广泛应用，因此在许多应用场合可能会出现两者互为驱动的情况。

1.TTL电路与CMOS电路互相兼容的情况

两者之间可直接连接而无须附加任何元器件。例如HC（HCT）系列可直接驱动TTL电路，而TTL电路也可直接驱动HCT系列。

2.TTL电路不能直接驱动CMOS电路时由于CMOS电路输入电流很小，因此不会出现电流不匹配的情况，只要电压匹配就可以正常工作。设TTL电路和CMOS电路的电源电压分别为UCC和UDD。1)UDD≈