微机原理与接口技术存储系统

微机原理与接口技术存储系统第1页，课件共106页，创作于2023年2月5.1概述5.2半导体存储器5.3半导体存储器与CPU的连接方法5.4外存储器简介5.5新型存储器技术2023/7/112第2页，课件共106页，创作于2023年2月5.1概述存储系统：计算机中存放程序和数据的各种存储设备、控制部件及管理信息调度的设备(硬件)和算法(软件)所组成的系统。其中，存储器是存储系统中最核心的设备。存储器：具有记忆功能的部件，由大量的记忆单元(基本存储电路)组成，而记忆单元是用一种具有两种稳定状态的物理器件来表示二进制数的0和1，一个记忆单元能存储二进制数的1位。2023/7/113第3页，课件共106页，创作于2023年2月1、按构成存储器的介质分类半导体存储器、磁表面存储器、光表面存储器2、按存储器的存取方式分类随机存储器、顺序存储器、直接存取存储器3、按信息的可保存性分类非永久性记忆存储器：断电后信息即消失(如RAM)

永久性记忆存储器：断电后仍能保存信息(如ROM、硬盘)4、按在计算机系统中位置分类寄存器、缓冲存储器(Cache)、主存储器(内存)、辅助存储器(外存)5.1.1存储器的分类2023/7/114第4页，课件共106页，创作于2023年2月

内存用来存放CPU当前要运行的程序和数据，CPU可直接用指令对内存进行读/写；外存用来存放CPU当前暂时不用的程序和数据，CPU不能直接用指令对外存进行读/写。

在CPU和内存中间设置高速缓存(Cache)是解决存取速度的重要方法，它构成了高速缓存与内存间的一个存储层次。从CPU的角度看，它解决了速度与成本之间的矛盾。2023/7/115第5页，课件共106页，创作于2023年2月1、存储容量存储容量是指存储器可以容纳的二进制信息的总位数（1）存储容量=存储器单元数×每单元二进制位数(或寄存器位数)（2）换算关系：1KB=210B=1024B1MB=220B=1024KB1GB=230B=1024MB1TB=240B=1024GB5.1.2存储器的主要技术指标微机系统存储器的性能指标很多，如存储容量、存取速度、存储器的可靠性、功耗、价格、性能价格比及电源种类等，但从功能和接口电路的角度来看，最重要的性能指标是存储容量、存取速度、可靠性和性价比。1EB=1024PB

1PB=1024TB2023/7/116第6页，课件共106页，创作于2023年2月2、存取速度（1）存取时间：从CPU发出有效的存储器地址到读出或写入数据完毕所经历的时间。时间越小，存储速度越快。如DRAM：100ns～200ns，SRAM：20ns～40ns。（2）存取周期：连续启动两次独立的存储器读／写操作所需的最小时间间隔。一般情况下，存取周期略大于存取时间。3、存储器的可靠性用平均故障间隔时间MTBF（MeanTimeBetweenFailures）来衡量。MTBF越长，可靠性越高。2023/7/117第7页，课件共106页，创作于2023年2月4、性价比性能主要包括存储器容量、存储周期和可靠性三项内容。性价比是衡量存储器经济性能好坏的综合指标，对于不同的存储器有不同的要求：对外存，要求容量大，对缓存，要求速度非常快，容量不一定大。5、其他指标其他技术指标还有功耗、体积、重量、价格等。2023/7/118第8页，课件共106页，创作于2023年2月1、存储系统的体系结构把各种不同存储容量、存取速度和价格的存储器按层次结构组成多层存储器，并通过管理软件和辅助硬件有机组合成统一的整体，使所存放的程序和数据按层次分布在各种存储器中。5.1.3存储系统的体系结构2023/7/119第9页，课件共106页，创作于2023年2月2023/7/1110第10页，课件共106页，创作于2023年2月CPU寄存器组辅助存储器主存储器Cache速度快慢容量小大价格高低2023/7/1111第11页，课件共106页，创作于2023年2月5.2半导体存储器半导体存储器由能够表示二进制数“0”和“1”的、具有记忆功能的半导体器件组成。能存放1位二进制数的半导体器件称为一个存储元，若干存储元构成一个存储单元。2023/7/1112第12页，课件共106页，创作于2023年2月5.2.1半导体存储器的分类半导体存储器双极型(常用作高速缓存)金属氧化物半导体型(常用作内存)由于半导体存储器具有存取速度快、集成度高、体积小、功耗低、应用方便等优点，它已被广泛地采用组成微型计算机的内存储器。1.按制造工艺分类2023/7/1113第13页，课件共106页，创作于2023年2月RAM静态存储器（SRAM）动态存储器（DRAM）半导体存储器随机存取存储器（RAM）只读存储器（ROM）2.按存取方式分类2023/7/1114第14页，课件共106页，创作于2023年2月ROM掩膜ROMPROM：可编程ROMEPROM：可擦除可编程ROME2PROM：电可擦除可编程ROM2023/7/1115第15页，课件共106页，创作于2023年2月随机存取存储器（RAM）RAM也称读/写存储器RAM，即CPU在运行过程中能随时进行数据的读出和写入。RAM中存放的信息在关闭电源时会全部丢失，所以，RAM是易失性存储器，只能用来存放暂时性的输入/输出数据、中间运算结果和用户程序，也常用它来与外存交换信息或用作堆栈。通常人们所说的微机内存容量就是指RAM存储器的容量。按照RAM存储器存储信息电路原理的不同，RAM可分为静态RAM和动态RAM。2023/7/1116第16页，课件共106页，创作于2023年2月静态RAM(SRAM)其特点是：基本存储电路一般由MOS晶体管触发器组成，每个触发器可存放1位二进制的0或1。只要不断电，所存信息就不会丢失。因此SRAM工作速度快，稳定可靠，不需要外加刷新电路。但它的基本存储电路所需的晶体管多，集成度不易做的很高，功耗也较大。一般用作计算机系统的高速缓冲存储器Cache2023/7/1117第17页，课件共106页，创作于2023年2月由于DRAM是以MOS管栅极和衬底间的电容上的电荷来存储信息的，而MOS管栅极上的电荷会因漏电而泄放，所以存储单元中的信息只能保持若干毫秒。为此，要求在1~3ms中周期性地刷新存储单元，而DRAM本身不具备刷新功能，必须附加刷新电路。DRAM的工作速度要比SRAM慢得多。动态RAM(DRAM)一般用作计算机系统的内存储器2023/7/1118第18页，课件共106页，创作于2023年2月只读存储器（ROM）

只读存储器（ROM）是一种工作时只能读出，不能写入信息的存储器。在使用ROM时，其内部信息是不能被改变的，故一般只能存放固定程序，如监控程序、BIOS程序等。只要一接通电源，这些程序就能自动地运行。根据ROM信息写入的方式，ROM可分为4种：掩膜型ROM：其编程只能由器件制造厂在生产时定型，即一旦制作完毕，其内容就固定了，用户自己无法操作编程。由于其使用可靠，大量生产成本很低所以当产品已被定型而大批量生产时可选择使用它。2023/7/1119第19页，课件共106页，创作于2023年2月可编程ROM(PROM)：出厂时无信息，允许用户根据需要编写其中的内容，但只允许编程一次。信息一旦写入便永久固定，不能再改变。EPROM：擦除信息时要从电路上取下，置于紫外线或X光下照射十几分钟，才能将芯片上的信息全部擦除，然后在专用的编程器上将新的信息写入。E2PROM：用特定的设备写入，用一定的通电方式可擦除重写，擦除信息时，不需要将芯片从电路板上拔下，而是直接用电信号进行擦除，对其编程也是在线操作，因此改写步骤简单。2023/7/1120第20页，课件共106页，创作于2023年2月半导体存储器随机存取存储器（RAM）只读存储器（ROM）双极型RAMMOS型RAM掩膜ROM可编程ROM（PROM）可擦除可编程ROM（EPROM）电可擦除可编程ROM（E2PROM）静态RAM（SRAM）动态RAM（DRAM）半导体存储器的分类（主存储器）2023/7/1121第21页，课件共106页，创作于2023年2月5.2.2半导体存储器的一般结构1.基本存储单元2.存储体3.地址译码器4.片选与读/写控制电路5.数据线6.地址线7.I/O读写电路8.其他外围电路2023/7/1122第22页，课件共106页，创作于2023年2月存储体读写放大器数据寄存器地址译码器控制电路地址寄存器数据线OEWECS存储器的组成框图AB2023/7/1123第23页，课件共106页，创作于2023年2月1基本存储单元一个基本存储单元可以存放1位二进制信息，其内部具有两个稳定的且相对独立的状态0和1，并能够在外部对其进行识别和改变。不同类型的基本存储单元，决定了由其所组成的存储器的类型不同。2023/7/1124第24页，课件共106页，创作于2023年2月

它是用来存储信息的模块，是由许多存储单元按一定规则排列而成的矩阵。由于ASCII码和汉字内码都是按8或16位来制定的，所以，通常把八个存储元件作为一个整体来对待，即一个存储单元。

从使用的角度来考虑，半导体存储器芯片有两种结构：字结构——把存储单元的8位制造在一个芯片中，选中某一存储单元时，该存储单元的8位信息同时从一个芯片读出或写入。位结构——把多个存储单元的同一位或某几位制造在一个芯片中。2存储体(存储矩阵)2023/7/1125第25页，课件共106页，创作于2023年2月其功能是根据输入的地址编码，选中芯片内某个特定的单元。地址译码有两种工作方式：线选译码方式---将地址编码的全部位用一个译码器进行译码。双译码方式---将地址编码分为两部分，用两个译码器(行译码器与列译码器)分别进行译码，这样可大大简化芯片的设计。3地址译码电路2023/7/1126第26页，课件共106页，创作于2023年2月译码器单元单元单元A0A1

A9单元121024线选译码结构……….……….2023/7/1127第27页，课件共106页，创作于2023年2月行译码32行×32列构成1024个单元列译码和I/O控制A0A1A2A3A41231321232数据输入数据输出R/WCEA9A8A7A6A5双译码结构（32行×32列组成的矩阵和外部的连接）2023/7/1128第28页，课件共106页，创作于2023年2月片选信号用以实现芯片的选择。对于一个芯片来讲，只有当片选信号有效时，才能对其进行读/写操作。片选信号一般由地址译码器的输出及一些控制信号来形成，而读/写控制电路则用来控制对芯片的读/写操作。4片选与读/写控制电路2023/7/1129第29页，课件共106页，创作于2023年2月5数据线数据线是双向的，其位数与芯片可读出或写入的数据位数有关，数据线的位数与容量有关。6地址线地址线是单向的，其位数与芯片容量有关。地址线和数据线共同决定了存储芯片的容量。例如，地址线10根，数据线8根，则芯片容量为210*8=1KB2023/7/1130第30页，课件共106页，创作于2023年2月7I/O读写电路I/O读写电路位于系统数据总线与被选中的存储单元之间，用来控制信息的读出和写入，必要时，还可包含对I/O信号的驱动及放大处理功能。8其他外围电路对不同类型的存储系统，有时，还需要一些特殊的外围电路，如动态RAM中的预充电及刷新操作控制电路等，这也是存储系统的重要组成部分。2023/7/1131第31页，课件共106页，创作于2023年2月5.2.3半导体存储器的主要技术指标存储容量存储单元个数×每单元的二进制数位数存取时间实现一次读/写所需要的时间存取周期连续启动两次独立的存储器操作所需间隔的最小时间可靠性：对环境温度与电磁场变化的抗干扰能力。其他指标2023/7/1132第32页，课件共106页，创作于2023年2月1、SRAM的基本存储电路基本存储电路是指存储一位二进制数的电路，又称单元电路，是组成存储器的基础和核心。5.2.4静态RAM（SRAM）X地址选择Y地址选择T8BT7AT6T5T2T1T4T3VCC所有存储元共用此电路I/O

I/OT1、T2为工作管，T3、T4是负载管，T5、T6、T7、T8是控制管。该电路有两种稳定状态：T1截止，T2导通为状态“1”；T2截止，T1导通为状态“0”。2023/7/1133第33页，课件共106页，创作于2023年2月特点：速度快，只要电源存在内容就不会丢失。由于基本存储电路由六个MOS管组成，集成度较低。由于T1、T2中必有一个管子导通，功耗较大。应用：高速缓冲存储器（Cachememory）用它组成。简单的计算机应用系统用SRAM作存储器。电路结构简单。2、SRAM的结构特点2023/7/1134第34页，课件共106页，创作于2023年2月3、典型SRAM芯片静态RAMIntel2114引脚图123456789A6A5A4A3A0A1A2CSGNDVccA7A8A9I/O1I/O2I/O3I/O4WE1817161514131211102114静态RAMIntel6116引脚图A7A6A5A4A3A2A1A0D0D1D2GNDVccA8A9WEOEA10CSD7D6D5D4D312345678910111261162423222120191817161514132023/7/1135第35页，课件共106页，创作于2023年2月2114芯片的主要引脚功能如下：A0～A9：10根地址信号输入引脚。WE：读/写控制信号输入引脚，当WE为低电平时，使输入三态门导通，信息由数据总线通过输入数据控制电路写入被选中的存储单元；反之从所选中的存储单元读出信息送到数据总线。I/O1～I/O4：4根数据输入/输出信号引脚。CS:低电平有效，通常接地址译码器的输出端。VCC：+5V电源。GND：地。2023/7/1136第36页，课件共106页，创作于2023年2月5.2.5动态随机存取存储器（DRAM）1、单管DRAM基本存储电路刷新放大器T行选择线列选择线C数据输入/输出线2023/7/1137第37页，课件共106页，创作于2023年2月3、典型DRAM芯片Intel2164A引脚图NCDinWERASA0A1A2VDDVssCASDoutA6A3A4A5A7123456781615141312111092164A2、DRAM的刷新方式周期性地对动态存储器进行读出、放大、再写回。

2023/7/1138第38页，课件共106页，创作于2023年2月主要引脚功能：RAS：行地址选通信号，用于锁存行地址。CAS：列地址选通信号。地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存在锁存器中。DIN：数据输入DOUT：数据输出WE=O数据写入WE=1数据读出WE：写允许信号A0~A7：地址线输入引脚，用来分时接收CPU送来的8位行、列地址。VDD:电源+5V，VSS：地N/C:未用引脚2023/7/1139第39页，课件共106页，创作于2023年2月只读存储器（ROM）是一种工作时只能读出，不能写入信息的存储器。在使用ROM时，其内部信息是不能被改变的，故一般只能存放固定程序，如监控程序等。只要一接通电源，这些程序就能自动地运行。根据ROM信息写入的方式，ROM可分为4种：掩膜型ROM：信息由芯片生产厂家写入，用户无法修改。PROM：出厂时无信息，用户采用专用设备写入。一旦写入，就不能再修改。EPROM：用户可用特定设备写入，可用紫外光照将其内容擦除，再重新写入。E2PROM：用特定的设备写入，用一定的通电方式可擦除重写。5.2.6只读存储器ROM2023/7/1140第40页，课件共106页，创作于2023年2月掩膜ROM在制造时设计掩模版，用其来控制存储内容，在出厂时已完全固定下来，用户使用时无法更改。由于其使用可靠，大量生产成本很低，所以当产品已被定型而大批量生产时可选择使用它。D2D1D0VccD3单元0（0101）字地址译码器字线1字线2字线3字线4单元1（1101）单元2（1010）单元3（0100）A1A01掩膜ROM2023/7/1141第41页，课件共106页，创作于2023年2月2023/7/1142第42页，课件共106页，创作于2023年2月2可编程ROM(PROM)

PROM存储矩阵内所有字线与位线的交叉处均连接有二极管或三级管，即出厂时，存储单元的内容是全“1”（或全“0”），使用时，用户根据自己的需要，将某些位的内容改写（烧断熔丝）即可，但只能改写一次。PROM基本存储电路字线Vcc位线熔丝2023/7/1143第43页，课件共106页，创作于2023年2月3可擦除可编程ROM(EPROM)SiO2浮栅P+P+DSN衬底++++EPROM基本存储电路EPROM芯片的顶部有一个圆形的石英窗口，通过紫外线的照射可将片内所有存储信息擦除，根据需要可利用EPROM的专用编程器对其编程写入，写入后的信息可长久保持，EPROM芯片可反复使用。2023/7/1144第44页，课件共106页，创作于2023年2月EPROM芯片上方有一个石英玻璃窗口，当用一定波长、一定光强的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。一般照射20～30分钟后，读出各单元的内容均为FFH，说明EPROM中内容已被擦除。

EPROM虽然可以多次编程，具有较好的灵活性，但在整个芯片中即使只有一个二进制位需要修改，也必须将芯片从机器(或板卡)上拔下来利用紫外线光源擦除后重写，因而给实际使用带来不便。2023/7/1145第45页，课件共106页，创作于2023年2月4电可擦除可编程ROM(E2PROM)

E2PROM是一种可用电擦除和编程的只读存储器，既可以像RAM一样随机地进行在线改写，又可以像ROM一样在掉电的情况下非易失地保存数据，其擦写次数可达1万次以上，数据可保存10年以上，可作为系统中可靠保存数据的存储器，故E2PROM比EPROM具有更大的优越性。2023/7/1146第46页，课件共106页，创作于2023年2月5Flash存储器

FlashMemory兼有ROM和RAM的性能和高密度性，具有可靠的非易失性、快速电擦除性，其制造成本低、功耗低、可重复使用，可以擦写百万次以上。闪存也称快擦写存储器，有人也简称之Flash。从基本工作原理上看，闪存属于ROM型存储器，但由于它又可以随时改写其中的信息，所以从功能上看，它又相当于随机存储器RAM。从这个意义上说，传统的ROM与RAM的界限和区别在闪存上已不明显。2023/7/1147第47页，课件共106页，创作于2023年2月(1)闪存的主要特点①可按字节、区块或页面快速进行擦除和编程操作，也可按整片进行擦除和编程，其页面访问速度可达几十至200ns；②片内设有命令寄存器和状态寄存器，因而具有内部编程控制逻辑，当进行擦除和编程写入时，可由内部逻辑控制操作；2023/7/1148第48页，课件共106页，创作于2023年2月③采用命令方式可以使闪存进入各种不同的工作方式，例如整片擦除、按页擦除、整片编程、分页编程、字节编程、进入备用方式、读识别码等；④可进行在线擦除与编程，擦除和编程写入均无需把芯片取下；⑤某些产品可自行产生编程电压(VPP)，因而只用VCC供电，在通常的工作状态下即可实现编程操作；⑥可实现很高的信息存储密度。2023/7/1149第49页，课件共106页，创作于2023年2月2023/7/1150第50页，课件共106页，创作于2023年2月自编程序，用于工业控制或电器中PROM用于产品试制阶段试编程序EPROMIC卡上存储信息E2PROM固态盘、IC卡FlashMemory固化程序、微程序控制器ROM主存储器DRAMCacheSRAM应用存储器2023/7/1151第51页，课件共106页，创作于2023年2月5.2.7高速缓冲存储器（Cache)微型计算机系统的内存通常采用动态RAM构成，具有价格低、容量大的特点，但由于DRAM采用MOS管电容的充放电原理来表示与存储信息，其存取速度相对于CPU的信息处理速度来说较低。导致两者速度不匹配，慢速存储器限制了高速CPU的性能，影响了微机系统的运行速度。2023/7/1152第52页，课件共106页，创作于2023年2月Cache的基本概念设置Cache的理由：CPU与主存之间在执行速度上存在较大差异；高速存储器芯片的价格较高；设置Cache的条件：程序的局部性原理时间局部性：最近的访问项可能在不久的将来再次被访问空间局部性：一个进程所访问的各项，其地址彼此很接近2023/7/1153第53页，课件共106页，创作于2023年2月Cache的命中率访问内存时，CPU首先访问Cache，找到则“命中”，否则为“不命中”。命中率影响系统的平均存取速度。

Cache存储器系统的平均存取速度=

Cache存取速度×命中率+RAM存取速度×不命中率Cache与内存的空间比一般为：11282023/7/1154第54页，课件共106页，创作于2023年2月

将当前使用频率较高的程序和数据通过一定的替换机制从主存调入到Cache中，CPU在取指令或读取操作数时，同时对Cache和主存进行访问，如果Cache命中，则终止对主存的访问，直接从Cache中将指令或数据送到CPU处理。由于Cache的速度比主存快得多，因此，Cache的使用大大提高了CPU读取指令或数据的速度。所有这一切都是由操作系统完成的。2023/7/1155第55页，课件共106页，创作于2023年2月Cache的工作原理CPUCache主存DBDBDB命中存在不命中2023/7/1156第56页，课件共106页，创作于2023年2月Cache的分级体系结构系统中的二级Cache速度和存储容量兼备提高存取速度CPUL1CacheL2Cache主存内存提供存储容量2023/7/1157第57页，课件共106页，创作于2023年2月Cache的读写操作读操作写操作贯穿读出式旁路读出式写穿式回写式2023/7/1158第58页，课件共106页，创作于2023年2月贯穿读出式CPUCache主存CPU对主存所有数据请求都首先送到Cache，在

Cache中查找。若命中，切断CPU对主存的请求，并将数据送出；

如果不命中，则将数据请求传给主存。2023/7/1159第59页，课件共106页，创作于2023年2月旁路读出式CPU向Cache和主存同时发出数据请求。命中，则Cache将数据回送给CPU，并同时中断CPU对主存的请求；若不命中，则Cache不做任何动作，由CPU直接访问主存。CPUCache主存2023/7/1160第60页，课件共106页，创作于2023年2月61写穿式从CPU发出的写信号送Cache的同时也写入主存。CPUCache主存2023/7/1161第61页，课件共106页，创作于2023年2月回写式数据一般只写到Cache，当Cache中的数据被再次更新时，将原更新的数据写入主存相应单元，并接受新的数据。CPUCache主存更新写入2023/7/1162第62页，课件共106页，创作于2023年2月Cache的分级体系结构一级Cache：容量一般为8KB---64KB一级Cache集成在CPU片内。L1Cache分为指令Cache和数据Cache。使指令和数据的访问互不影响。指令Cache用于存放预取的指令。数据Cache中存放指令的操作数。

二级Cache：容量一般为128KB---2MB在PentiumⅡ之后的微处理器芯片上都配置了二级Cache，其工作频率与CPU内核的频率相同。2023/7/1163第63页，课件共106页，创作于2023年2月Cache可以提高CPU访问存储器时的存取速度，减少处理器的等待时间，使程序员能使用一个速度与CPU相当而容量与主存相当的存储器。Cache的优点Cache的读写速度几乎能够与CPU进行匹配，所以微机系统的存取速度可以大大提高。Cache的容量相对主存来说并不是太大，所以整个存储器系统的成本并没有上升很多。2023/7/1164第64页，课件共106页，创作于2023年2月用多片存储芯片构成一个需要的内存空间；各存储器芯片在整个内存中占据不同的地址范围；任一时刻仅有一片（或一组）被选中。存储器芯片的存储容量等于：

单元数×每单元的位数字节数字长扩展单元扩展字长5.3半导体存储器与CPU的连接方法5.3.1存储器容量的扩展2023/7/1165第65页，课件共106页，创作于2023年2月存储器容量扩展方法位扩展字扩展字位扩展扩展字长扩展单元数既扩展字长也扩展单元数2023/7/1166第66页，课件共106页，创作于2023年2月1位扩展存储器芯片的字长小于存储器系统的字长时——需进行位扩展。位扩展：每单元字长的扩展。2023/7/1167第67页，课件共106页，创作于2023年2月位扩展方法将每片的地址线、控制线并联，数据线分别引出。位扩展特点：存储器的单元数不变，位数增加。2023/7/1168第68页，课件共106页，创作于2023年2月用位扩展法扩展存储器2023/7/1169第69页，课件共106页，创作于2023年2月位扩展示意图用8片2164A芯片构成64K×8存储器。LS158A0~A7A8~A152164A2164A2164ADBABD0D1D70000HFFFFH.…64K×12023/7/1170第70页，课件共106页，创作于2023年2月A15A0……64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CE64K×1位I/OWE

CED7D6D5D4D3D2D1D0读/写片选位数的扩展：地址线、片选线及读/写信号线并联，数据线单独引出。2023/7/1171第71页，课件共106页，创作于2023年2月存储器工作时，各芯片同时进行相同的操作。在这种方式中，对存储芯片实际上没有选片的要求，只进行数据位数的扩展，而整个存储器的字数(存储单元数)与单个存储芯片的字数是相同的(如本例中两者均为64K)。在这种连接方式下，地址线的负载数等于芯片数，而数据线的负载数为1。2023/7/1172第72页，课件共106页，创作于2023年2月

芯片每个单元中的字长满足，但存储单元数不满足。利用这种方法进行存储器扩展时，只在字的方向上进行扩充，而存储器的位数不变。整个存储器的位数等于单个存储芯片的位数。这种方法将存储器的地址分成两部分，低位地址部分接到各存储芯片作为芯片的片内地址，高位地址部分经过片选译码器译码后送到各存储芯片的片选输入端；各存储芯片的数据线中的对应位连接在一起。2字扩展2023/7/1173第73页，课件共106页，创作于2023年2月用字扩展法扩展存储器2Kx8CSWE2Kx8CSWE2Kx8CSWED0D1D7A0～A13WEA11～A13D0D1D7D0D1D7D0D1D7Y0Y73-8译码器A0～A10高位地址低位地址2023/7/1174第74页，课件共106页，创作于2023年2月A0～A10DBABD0～D7A0~A10R/WCS2K×8D0～D7A0～A102K×8D0～D7D0～D7A0~A10CS译码器Y0Y1高位地址R/W字扩展示意图2023/7/1175第75页，课件共106页，创作于2023年2月RDWEA13A0…单元个数的扩展：地址线、读写信号线和数据线并联,片选线单独引出地址译码器Y3Y2Y1Y0BAA15A14D7…D0WECERDP016K×8位WECERDP116K×8位WECERDP216K×8位WECERDP316K×8位2023/7/1176第76页，课件共106页，创作于2023年2月D7D0RDWEA13A0…地址译码Y3Y2Y1Y0BAA15A14WECERDP016K×8位WECERDP116K×8位WECERDP216K×8位WECERDP316K×8位A15A14

A13A12A11A10A9A8A7A6A5A4A3A2A1A0P0P1P2P30001101100０００００００００００（0000H）1111111111111（3FFFH）…………00０００００００００００（4000H）1111111111111（7FFFH）…………00０００００００００００（8000H）1111111111111（BFFFH）…………00０００００００００００（C000H）1111111111111（FFFFH）…………2023/7/1177第77页，课件共106页，创作于2023年2月

采用字位扩展法，就是既在位方向上进行扩展，又在字方向上进行扩展，如下图所示。图中的扩展方法是选用8片2K×1位的存储芯片构成2K×8位的存储组(位扩展)，再用8个这样的存储组构成16K×8位的存储器(字扩展)，整个存储器共计用了64片2K×1位的存储芯片。3字位扩展2023/7/1178第78页，课件共106页，创作于2023年2月用字位扩展法扩展存储器2023/7/1179第79页，课件共106页，创作于2023年2月WECERDP3'16K×4位WECERDP2'16K×4位WECERDP1'16K×4位WECERDP0'16K×4位RDWEA13A0…地址译码器Y3Y2Y1Y0BAA15A14D7…D4D3…D0WECERDP016K×4位WECERDP116K×4位WECERDP216K×4位WECERDP316K×4位分析：用16K×4位的存储器芯片组成64K×8位的存储器，需多少片这样的芯片？如何连接？分析：64K16K=4(片/组)字扩展：8位4位=2(片)位扩展：64K×8位16K×4位=8(片)2023/7/1180第80页，课件共106页，创作于2023年2月5.3.2CPU与主存储器的连接1、地址线的连接存储器芯片容量不同，其地址线数也不同，CPU的地址线数往往比存储器芯片的地址线数多。存储器芯片的地址线通常与CPU的低位地址总线相连，寻址时这部分地址的译码是在存储器芯片内部完成的，成为片内部译码。CPU地址线的高位或在存储器扩充时使用或当作片选信号使用。

2、数据线的连接

CPU的数据线数与存储器芯片的数据线数也不一定相等，此时必须对存储器芯片扩位，使其数据位数与CPU的数据线数相等。2023/7/1181第81页，课件共106页，创作于2023年2月3、读/写控制线的连接

CPU的读/写控制线一般可直接与存储器的读/写控制端相连，通常高电平为读，低电平为写。

4、片选端的连接

片选线的连接是CPU与存储器芯片正确工作的关键，存储器由许多存储芯片组成，哪一片被选中完全取决于该存储芯片的片选控制端是否能接收来自CPU的片选有效信号。2023/7/1182第82页，课件共106页，创作于2023年2月存储器地址片选地址片内地址高位地址低位地址内存地址5.3.3CPU与存储器连接要解决的关键问题2023/7/1183第83页，课件共106页，创作于2023年2月(1)线选法线选法是将地址总线的高位地址线中某一位直接作为片选信号接至各存储芯片的片选输入端，用低位地址线实现片内寻址。下图给出了一个采用线选法实现片选控制的示例原理图。2023/7/1184第84页，课件共106页，创作于2023年2月线选法实现片选控制示例Ⅱ___CSⅠ___CSA17～A0(片内地址)A19A18地址总线2023/7/1185第85页，课件共106页，创作于2023年2月必须注意的是：A19和A18不能同时为0，否则，将会同时选中两个存储芯片，造成访问存储器操作错误。即在采用线选方式的存储系统中，软件上必须保证在存储器寻址时片选线中只能有一位有效(例如定义为逻辑“0”)，而不允许多于一位的片选线同时有效。否则，将导致存储器操作的差错。2023/7/1186第86页，课件共106页，创作于2023年2月线选方式的地址空间分布A19A18A17

～A0000～0101～1100～0011～1110～0001～1010～0111～1不能使用（256K）存储芯片I地址空间(256K)存储芯片II地址空间(256K)不能使用（256K）2023/7/1187第87页，课件共106页，创作于2023年2月▲方法：用某一扩展位直接作为片选信号。▲优点：无译码电路，线路简单，成本低。▲缺点：有地址重叠现象,浪费大量的存储空间。我们称一个存储单元有多个地址与其对应的现象为“地址重叠”。2023/7/1188第88页，课件共106页，创作于2023年2月(2)全译码法全译码方式就是除了将地址总线的低位地址直接连至各存储芯片的地址线外，将所有余下的高位地址全部用于译码，译码输出作为各存储芯片的片选信号。采用全译码方式的优点是存储器中每一存储单元都有唯一确定的地址。缺点是译码电路比较复杂(相对于部分译码)。2023/7/1189第89页，课件共106页，创作于2023年2月▲方法：低位地址线作片内字选；高位扩展线全部参加译码。▲缺点：需加译码电路▲优点：无地址重叠现象，地址空间唯一性。2023/7/1190第90页，课件共106页，创作于2023年2月A2A1A0Yi000001010

01110010111011174LS-138是常用的3-8译码器图6.6片选控制译码逻辑011011101110常用译码器有双2-4译码器、3-8译码和4-16译码器等。2023/7/1191第91页，课件共106页，创作于2023年2月(3)部分译码法所谓部分译码方式就是只选用地址总线高位地址的某几位(而不是全部)进行译码，以产生各个存储器芯片的片选信号。

它的优点是片选译码电路比较简单，缺点是存储空间中存在地址重叠区，会造成系统地址空间的部分浪费。2023/7/1192第92页，课件共106页，创作于2023年2月部分地址译码例两组地址：F0000H——F1FFFHB0000H——B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：1×110001011000，11110002023/7/1193第93页，课件共106页，创作于2023年2月5.3.4内存条技术内存芯片(内存条的关键部件)1．EDODRAM（ExtendedDataOutDRAM,数据扩展、输出内存），存取速度较慢，现在计算机已不在使用。2．RDRAM与VCM，价格偏高，支持主板较少，没有得到广泛应用。3．SDRAM（SynchronousBurstDRAM,同步突发内存）4．DDRSDRAM（DoubleDataRate,双倍数据速率）

SDRAM在一个时钟周期内只传输一次数据，是在时钟的上升期进行数据传输；DDR内存是一个时钟周期内传输两次数据，它在时钟的上升期、下降期各传输一次数据，因此称为双倍速率同步动态随机存储器。目前计算机使用最多的就是DDRSDRAM。2023/7/1194第94页，课件共106页，创作于2023年2月SPD芯片(系列参数预置检测)是一块E2PROM，其中保存由生产厂家预置的内存工作参数，这次参数基本上代表了芯片的实际性能和质量。内存条的技术规范在SDRAM和RDRAM内存条的技术规范中，“PC—XXX”中的XXX代