电工学简明教程

电工学简明教程第一页，共一百三十九页，编辑于2023年，星期一第21章门电路和组合逻辑电路21.1脉冲信号21.2晶体管的开关作用21.3分立元件门电路21.6逻辑代数21.5MOS门电路21.4TTL门电路21.7组合逻辑电路的分析与综合21.8加法器21.9编码器21.10译码器和数字显示21.10数据分配器和数据选择器21.12应用举例第二页，共一百三十九页，编辑于2023年，星期一1.掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解TTL门电路、CMOS门电路的特点。3.会分析和设计简单的组合逻辑电路。理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能。5.学会数字集成电路的使用方法。本章要求：2.会用逻辑代数的基本运算法则化简逻辑函数。第21章门电路和组合逻辑电路第三页，共一百三十九页，编辑于2023年，星期一模拟信号：随时间连续变化的信号21.1

脉冲信号模拟信号数字信号电子电路中的信号1.模拟信号正弦波信号t三角波信号t第四页，共一百三十九页，编辑于2023年，星期一

处理模拟信号的电路称为模拟电路。如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。

在模拟电路中，晶体管三极管通常工作在放大区。

2.脉冲信号

是一种跃变信号，并且持续时间短暂。尖顶波t矩形波t第五页，共一百三十九页，编辑于2023年，星期一

处理数字信号的电路称为数字电路，它注重研究的是输入、输出信号之间的逻辑关系。

在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。脉冲信号正脉冲：脉冲跃变后的值比初始值高负脉冲：脉冲跃变后的值比初始值低如：0+3V0-3V正脉冲0+3V0-3V负脉冲第六页，共一百三十九页，编辑于2023年，星期一脉冲幅度A脉冲上升沿tr

脉冲周期T脉冲下降沿tf

脉冲宽度tp

脉冲信号的部分参数：A0.9A0.5A0.1AtptrtfT实际的矩形波第七页，共一百三十九页，编辑于2023年，星期一R21.2

晶体管的开关作用1.二极管的开关特性导通截止相当于开关断开相当于开关闭合S3V0VSRRD3V0V第八页，共一百三十九页，编辑于2023年，星期一2.三极管的开关特性饱和截止3V0VuO0相当于开关断开相当于开关闭合uOUCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V第九页，共一百三十九页，编辑于2023年，星期一21.3

分立元件门电路

逻辑门电路是数字电路中最基本的逻辑元件。

所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。21.3.1门电路的基本概念

基本逻辑关系为“与”、“或”、“非”三种。

下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。第十页，共一百三十九页，编辑于2023年，星期一220V+-

设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用逻辑“1”表示。逻辑表达式：

Y=A•B1.“与”逻辑关系“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。000101110100ABYBYA状态表第十一页，共一百三十九页，编辑于2023年，星期一BY220VA+-2.“或”逻辑关系

“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。逻辑表达式：

Y=A+B真值表000111110110ABY第十二页，共一百三十九页，编辑于2023年，星期一3.“非”逻辑关系

“非”逻辑关系是否定或相反的意思。逻辑表达式：Y=A状态表101AY0Y220VA+-R第十三页，共一百三十九页，编辑于2023年，星期一

由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。21.3分立元件逻辑门电路

门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。

门电路主要有：与门、或门、非门、与非门、或非门、异或门等。21.3.1

门电路的概念第十四页，共一百三十九页，编辑于2023年，星期一

电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。100VUCC高电平低电平第十五页，共一百三十九页，编辑于2023年，星期一21.3.2二极管“与”门电路1.电路2.工作原理输入A、B、C全为高电平“1”，输出Y为“1”。输入A、B、C不全为“1”，输出Y

为“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“与”门逻辑状态表0V3V第十六页，共一百三十九页，编辑于2023年，星期一21.3.2二极管“与”门电路3.逻辑关系：“与”逻辑即：有“0”出“0”，

全“1”出“1”Y=ABC逻辑表达式：

逻辑符号：&ABYC00000010101011001000011001001111ABYC“与”门逻辑状态表第十七页，共一百三十九页，编辑于2023年，星期一21.3.3二极管“或”门电路1.电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”门逻辑状态表3V3V-U12VRDADCABYDBC2.工作原理输入A、B、C全为低电平“0”，输出Y为“0”。输入A、B、C有一个为“1”，输出Y

为“1”。第十八页，共一百三十九页，编辑于2023年，星期一21.3.3二极管“或”门电路3.逻辑关系：“或”逻辑即：有“1”出“1”，

全“0”出“0”Y=A+B+C逻辑表达式：逻辑符号：ABYC>100000011101111011001011101011111ABYC“或”门逻辑状态表第十九页，共一百三十九页，编辑于2023年，星期一21.3.4三极管“非”门电路+UCC-UBBARKRBRCYT10截止饱和逻辑表达式：Y=A“0”10“1”1.电路“0”“1”AY“非”门逻辑状态表逻辑符号1AY第二十页，共一百三十九页，编辑于2023年，星期一“与非”门电路有“0”出“1”，全“1”出“0”“与”门&ABCY&ABC“与非”门00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：1Y“非”门第二十一页，共一百三十九页，编辑于2023年，星期一“或非”门电路有“1”出“0”，全“0”出“1”1Y“非”门00010010101011001000011001001110ABYC“或非”门逻辑状态表“或”门ABC>1“或非”门YABC>1Y=A+B+C逻辑表达式：第二十二页，共一百三十九页，编辑于2023年，星期一例：根据输入波形画出输出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y2第二十三页，共一百三十九页，编辑于2023年，星期一21.4TTL门电路(三极管—三极管逻辑门电路)

TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。下面介绍集成“与非”门电路的工作原理、特性和参数。第二十四页，共一百三十九页，编辑于2023年，星期一输入级中间级输出级21.4.1TTL“与非”门电路1.电路T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1E2E3E1B等效电路C多发射极三极管第二十五页，共一百三十九页，编辑于2023年，星期一T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1“1”(3.6V)(1)输入全为高电平“1”(3.6V)时2.工作原理4.3VT2、T5饱和导通钳位2.1VE结反偏截止“0”(0.3V)

负载电流（灌电流）输入全高“1”,输出为低“0”1V第二十六页，共一百三十九页，编辑于2023年，星期一T5YR3R5AB

CR4R2R1T3T4T2+5VT12.工作原理1VT2、T5截止

负载电流（拉电流）(2)输入端有任一低电平“0”(0.3V)(0.3V)“1”“0”输入有低“0”输出为高“1”

流过E结的电流为正向电流VY5-0.7-0.7

=3.6V5V第二十七页，共一百三十九页，编辑于2023年，星期一有“0”出“1”全“1”出“0”“与非”逻辑关系00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：Y&ABC“与非”门第二十八页，共一百三十九页，编辑于2023年，星期一(1)电压传输特性：输出电压UO与输入电压Ui的关系。CDE3.TTL“与非”门特性及参数电压传输特性测试电路01231234Ui/VUO/V&+5VUiUoVVAB第二十九页，共一百三十九页，编辑于2023年，星期一ABCDE(2)TTL“与非”门的参数电压传输特性典型值3.6V，2.4V为合格典型值0.3V，0.4V为合格输出高电平电压UOH输出低电平电压UOL输出高电平电压UOH和输出低电平电压UOLUO/V01231234Ui/V第三十页，共一百三十九页，编辑于2023年，星期一ABDE低电平噪声容限电压UNL—保证输出高电平电压不低于额定值90%的条件下所允许叠加在输入低电平电压上的最大噪声（或干扰）电压。UNL=UOFF–UIL允许叠加干扰定量说明门电路抗干扰能力UOFF

UOFF是保证输出为额定高电平的90%时所对应的最大输入低电平电压。0.9UOH输入低电平电压UIL01231234Ui/VUO/V第三十一页，共一百三十九页，编辑于2023年，星期一输入高电平电压UIHAB高电平噪声容限电压UNH—保证输出低电平电压的条件下所允许叠加在输入高电平电压上的最大噪声（或干扰）电压。UNH=UIH–UON允许叠加干扰定量说明门电路抗干扰能力UON

UON是保证输出为额定低电平时所对应的最小输入高电平电压。DE01231234Ui/VUO/V第三十二页，共一百三十九页，编辑于2023年，星期一

指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于TTL“与非”门NO

8。输入高电平电流IIH和输入低电平电流IIL

当某一输入端接高电平，其余输入端接低电平时，流入该输入端的电流，称为高电平输入电流IIH（A）。

当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流IIL（mA）。扇出系数NO第三十三页，共一百三十九页，编辑于2023年，星期一10

当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流IIL

（mA）。

若要保证输出为高电平，则对电阻值有限制RIIL<UNL&&Y11R第三十四页，共一百三十九页，编辑于2023年，星期一平均传输延迟时间tpd50%50%tpd1tpd2TTL的tpd约在10ns~40ns，此值愈小愈好。输入波形ui输出波形uO第三十五页，共一百三十九页，编辑于2023年，星期一21.4.2三态输出“与非”门当控制端为高电平“1”时，实现正常的“与非”逻辑关系

Y=A•B“1”控制端DE1.电路T5Y

R3R5AB

R4R2R1T3T4T2+5VT1截止第三十六页，共一百三十九页，编辑于2023年，星期一21.4.2三态输出“与非”门“0”控制端DET5Y

R3R5AB

R4R2R1T3T4T2+5VT11.电路导通1V1V截止截止当控制端为低电平“0”时，输出Y处于开路状态，也称为高阻状态。第三十七页，共一百三十九页，编辑于2023年，星期一&YEBA逻辑符号0

高阻0

0

1

1

0

1

11

1

0

111

1

10表示任意态21.4.2三态输出“与非”门三态输出“与非”状态表ABEY输出高阻功能表第三十八页，共一百三十九页，编辑于2023年，星期一三态门应用：可实现用一条总线分时传送几个不同的数据或控制信号。“1”“0”“0”如图所示：总线&A1B1E1&A2B2E2&A3B3E3A1

B1第三十九页，共一百三十九页，编辑于2023年，星期一1.电路有源负载&YCBA逻辑符号T5Y

R3AB

CR2R1T2+5VT1RLU

21.4.3集电极开路“与非”门电路(OC门)第四十页，共一百三十九页，编辑于2023年，星期一OC门的特点：1.输出端可直接驱动负载如：Y&CBAKA+24VKA~2202.几个输出端可直接相联&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“0”“0”第四十一页，共一百三十九页，编辑于2023年，星期一OC门的特点：1.输出端可直接驱动负载如：Y&CBAKA+24VKA~2202.几个输出端可直接相联&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“1”“线与”功能0第四十二页，共一百三十九页，编辑于2023年，星期一21.5MOS门电路

21.5.1NMOS门电路1.NMOS“非”门电路gm1>>gm2T1的导通电阻<<T2的导通电阻“1”导通“0”“0”“1”截止即：T1的导通管压降<<T2的导通管压降+UDDAYT1T2负载管驱动管始终导通第四十三页，共一百三十九页，编辑于2023年，星期一2.NMOS“与非”门电路“1”“0”有“0”全“1”3.NMOS“或非”门电路有“1”“0”全“0”“1”Y=ABY=A+B负载管+UDDBYT2T3AT1Y+UDDT3AT1BT2负载管第四十四页，共一百三十九页，编辑于2023年，星期一21.5.2CMOS门电路1.CMOS“非”门电路DSGSDG+UDDAYT1T2PMOS管NMOS管CMOS管负载管驱动管(互补对称管)A=“1”时，T1导通，T2截止，Y=“0”A=“0”时，T1截止，T2导通，Y=“1”Y=A第四十五页，共一百三十九页，编辑于2023年，星期一2.CMOS传输门电路UDDuiT1T2CCuO控制极控制极（1）电路（2）工作原理设：10V0V可见ui在0~10V连续变化时，至少有一个管子导通，传输门打开，（相当于开关接通）ui可传输到输出端，即uO=ui，所以COMS传输门可以传输模拟信号，也称为模拟开关。（0~7V）导通（3~10V）导通第四十六页，共一百三十九页，编辑于2023年，星期一2.CMOS传输门电路UDDuiT1T2CCuO控制极控制极0V10V可见ui在0~10V连续变化时，两管子均截止，传输门关断，（相当于开关断开）ui不能传输到输出端。（0~10V）截止截止结论：C=“1”(C=“0”)时传输门开通。C=“0”(C=“1”)时传输门关断。（2）工作原理设：第四十七页，共一百三十九页，编辑于2023年，星期一2.CMOS传输门电路TGuiuOCC逻辑符号开关电路TGuiuiCC1“1”开通TGuiuiCC1“0”关断第四十八页，共一百三十九页，编辑于2023年，星期一CMOS电路优点(1)静态功耗低（每门只有0.01mW,TTL每门10mW)(2)抗干扰能力强(3)扇出系数大(4)允许电源电压范围宽(3~18V)TTL电路优点(1)速度快(2)抗干扰能力强(3)带负载能力强第四十九页，共一百三十九页，编辑于2023年，星期一21.6逻辑代数

逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。

逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。第五十页，共一百三十九页，编辑于2023年，星期一1.常量与变量的关系21.6.1逻辑代数运算法则2.逻辑代数的基本运算法则自等律0-1律重叠律还原律互补律交换律第五十一页，共一百三十九页，编辑于2023年，星期一2.逻辑代数的基本运算法则普通代数不适用！证:结合律分配律A+1=1

AA=A.第五十二页，共一百三十九页，编辑于2023年，星期一110011111100反演律列状态表证明：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A对偶式第五十三页，共一百三十九页，编辑于2023年，星期一对偶关系：

将某逻辑表达式中的与(•)换成或

(+)，或(+)换成与(•)，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。证明：A+AB=A（3）（4）对偶式（5）（6）对偶式第五十四页，共一百三十九页，编辑于2023年，星期一21.6.2逻辑函数的表示方法表示方法逻辑式逻辑状态表逻辑图卡诺图下面举例说明这四种表示方法。例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。第五十五页，共一百三十九页，编辑于2023年，星期一

1.列逻辑状态表设：开关闭合其状态为“1”，断开为“0”灯亮状态为“1”，灯灭为“0”用输入、输出变量的逻辑状态（“1”或“0”）以表格形式来表示逻辑函数。三输入变量有八种组合状态n输入变量有2n种组合状态

0000

A

B

C

Y0011010101101001101011001111第五十六页，共一百三十九页，编辑于2023年，星期一2.逻辑式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”

用“与”“或”“非”等运算来表达逻辑函数的表达式。(1)由逻辑状态表写出逻辑式对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。一种组合中，输入变量之间是“与”关系，

0000

A

B

C

Y0011010101101001101011001111第五十七页，共一百三十九页，编辑于2023年，星期一各组合之间是“或”关系2.逻辑式反之，也可由逻辑式列出状态表。

0000

A

B

C

Y0011010101101001101011001111第五十八页，共一百三十九页，编辑于2023年，星期一3.逻辑图YCBA&&&&&&&>1CBA第五十九页，共一百三十九页，编辑于2023年，星期一21.6.3逻辑函数的化简

由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本，提高电路工作的可靠性。

利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。化简方法公式法卡诺图法第六十页，共一百三十九页，编辑于2023年，星期一1.用“与非”门构成基本门电路(2)应用“与非”门构成“或”门电路(1)应用“与非”门构成“与”门电路AY&B&BAY&&&由逻辑代数运算法则：由逻辑代数运算法则：第六十一页，共一百三十九页，编辑于2023年，星期一&YA(3)应用“与非”门构成“非”门电路(4)用“与非”门构成“或非”门YBA&&&&由逻辑代数运算法则：第六十二页，共一百三十九页，编辑于2023年，星期一例1：化简2.应用逻辑代数运算法则化简（1）并项法例2：化简（2）配项法第六十三页，共一百三十九页，编辑于2023年，星期一例3：化简（3）加项法（4）吸收法吸收例4：化简第六十四页，共一百三十九页，编辑于2023年，星期一例5：化简吸收吸收吸收吸收第六十五页，共一百三十九页，编辑于2023年，星期一3.应用卡诺图化简卡诺图:是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。（1）最小项：对于n输入变量有2n种组合,其相应的乘积项也有2n个，则每一个乘积项就称为一个最小项。其特点是每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。如：三个变量，有8种组合，最小项就是8个，卡诺图也相应有8个小方格。在卡诺图的行和列分别标出变量及其状态。第六十六页，共一百三十九页，编辑于2023年，星期一(2)卡诺图BA0101二变量BCA0010011110三变量二进制数对应的十进制数编号AB00011110CD00011110四变量任意两个相邻最小项之间只有一个变量改变第六十七页，共一百三十九页，编辑于2023年，星期一(2)卡诺图（a)根据状态表画出卡诺图如:ABC00100111101111将输出变量为“1”的填入对应的小方格,为“0”的可不填。

0000

A

B

C

Y0011010101101001101011001111第六十八页，共一百三十九页，编辑于2023年，星期一(2)卡诺图（b)根据逻辑式画出卡诺图ABC00100111101111将逻辑式中的最小项分别用“1”填入对应的小方格。如果逻辑式中最小项不全，可不填。如:注意：如果逻辑式不是由最小项构成，一般应先化为最小项，或按例7方法填写。第六十九页，共一百三十九页，编辑于2023年，星期一(3)应用卡诺图化简逻辑函数ABC00100111101111例6.用卡诺图表示并化简。解：(a)将取值为“1”的相邻小方格圈成圈，步骤1.卡诺图2.合并最小项3.写出最简“与或”逻辑式(b)所圈取值为“1”的相邻小方格的个数应为2n，(n=0,1,2…)第七十页，共一百三十九页，编辑于2023年，星期一(3)应用卡诺图化简逻辑函数ABC00100111101111解：三个圈最小项分别为：合并最小项写出简化逻辑式卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。第七十一页，共一百三十九页，编辑于2023年，星期一00ABC100111101111解：写出简化逻辑式多余AB00011110CD000111101111相邻例6.应用卡诺图化简逻辑函数(1)(2)第七十二页，共一百三十九页，编辑于2023年，星期一解：写出简化逻辑式AB00011110CD000111101例7.应用卡诺图化简逻辑函数111111111

含A均填“1”注意：1.圈的个数应最少2.每个“圈”要最大3.每个“圈”至少要包含一个未被圈过的最小项。第七十三页，共一百三十九页，编辑于2023年，星期一21.7

组合逻辑电路的分析与综合

组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。组合逻辑电路框图X1XnX2Y2Y1Yn......组合逻辑电路输入输出第七十四页，共一百三十九页，编辑于2023年，星期一21.7.1组合逻辑电路的分析(1)由逻辑图写出输出端的逻辑表达式(2)运用逻辑代数化简或变换(3)列逻辑状态表(4)分析逻辑功能已知逻辑电路确定逻辑功能分析步骤：第七十五页，共一百三十九页，编辑于2023年，星期一例1：分析下图的逻辑功能(1)写出逻辑表达式Y=Y2Y3=AABBAB...AB..AB.A..ABBY1.AB&&&&YY3Y2..第七十六页，共一百三十九页，编辑于2023年，星期一(2)应用逻辑代数化简Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..第七十七页，共一百三十九页，编辑于2023年，星期一(3)列逻辑状态表ABY001100111001Y=AB+AB=AB逻辑式(4)分析逻辑功能输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。

=1ABY逻辑符号第七十八页，共一百三十九页，编辑于2023年，星期一(1)写出逻辑式例2：分析下图的逻辑功能.A

B.Y=ABAB

.A•B化简&&11.BAY&A

B

=AB+AB第七十九页，共一百三十九页，编辑于2023年，星期一(2)列逻辑状态表Y=AB+AB(3)分析逻辑功能

输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”)

,可用于判断各输入端的状态是否相同。=AB逻辑式

=1ABY逻辑符号=ABABY001100100111第八十页，共一百三十九页，编辑于2023年，星期一例3：分析下图的逻辑功能Y&&1.BA&C101AA写出逻辑式：=AC+BCY=AC•BC设：C=1封锁打开选通A信号第八十一页，共一百三十九页，编辑于2023年，星期一BY&&1.BA&C001设：C=0封锁选通B信号打开例3：分析下图的逻辑功能B写出逻辑式：=AC+BCY=AC•BC第八十二页，共一百三十九页，编辑于2023年，星期一21.7.2组合逻辑电路的综合根据逻辑功能要求逻辑电路设计(1)由逻辑要求，列出逻辑状态表(2)由逻辑状态表写出逻辑表达式(3)简化和变换逻辑表达式(4)画出逻辑图设计步骤如下：第八十三页，共一百三十九页，编辑于2023年，星期一例1：设计一个三变量奇偶检验器。

要求:

当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为“0”。用“与非”门实现。(1)列逻辑状态表(2)写出逻辑表达式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。0000

A

B

C

Y0011010101101001101011001111第八十四页，共一百三十九页，编辑于2023年，星期一(3)用“与非”门构成逻辑电路在一种组合中，各输入变量之间是“与”关系各组合之间是“或”关系ABC00100111101111由卡图诺可知，该函数不可化简。0000

A

B

C

Y0011010101101001101011001111第八十五页，共一百三十九页，编辑于2023年，星期一(4)逻辑图YCBA01100111110&&&&&&&&1010第八十六页，共一百三十九页，编辑于2023年，星期一例2:

某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。

设：A、B、C分别表示三个车间的开工状态：

开工为“1”，不开工为“0”；

G1和

G2运行为“1”，不运行为“0”。(1)根据逻辑要求列状态表

首先假设逻辑变量、逻辑函数取“0”、“1”的含义。第八十七页，共一百三十九页，编辑于2023年，星期一

逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。开工“1”不开工“0”运行“1”不运行“0”(1)根据逻辑要求列状态表0111001010001101101001010011100110111000ABC

G1G2第八十八页，共一百三十九页，编辑于2023年，星期一(2)由状态表写出逻辑式ABC00100111101111或由卡图诺可得相同结果(3)化简逻辑式可得：10100101001110011011100001110010ABC

G1

G210001101第八十九页，共一百三十九页，编辑于2023年，星期一(4)用“与非”门构成逻辑电路

由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。ABC00100111101111第九十页，共一百三十九页，编辑于2023年，星期一(5)画出逻辑图ABCABC&&&&&&&&&G1G2第九十一页，共一百三十九页，编辑于2023年，星期一21.8

加法器21.8.1二进制十进制：0~9十个数码，“逢十进一”。

在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。

在数字电路中，为了把电路的两个状态(“1”态和“0”态)与数码对应起来，采用二进制。二进制：0，1两个数码，“逢二进一”。第九十二页，共一百三十九页，编辑于2023年，星期一21.8

加法器加法器:

实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现第九十三页，共一百三十九页，编辑于2023年，星期一21.8.1半加器

半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位逻辑符号：半加器：COABSC第九十四页，共一百三十九页，编辑于2023年，星期一半加器逻辑状态表A

B

S

C0000011010101101逻辑表达式逻辑图&=1..ABSC第九十五页，共一百三十九页，编辑于2023年，星期一21.8.2全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi

全加：实现两个一位二进制数相加，且考虑来自低位的进位。逻辑符号：

全加器：AiBiCi-1SiCiCOCI第九十六页，共一百三十九页，编辑于2023年，星期一(1)列逻辑状态表(2)写出逻辑式Ai

Bi

Ci-1

Si

Ci

0000000110010100110110010101011100111111第九十七页，共一百三十九页，编辑于2023年，星期一逻辑图&=1>1AiCiSiCi-1Bi&&半加器构成的全加器>1BiAiCi-1SiCiCOCO第九十八页，共一百三十九页，编辑于2023年，星期一21.9

编码器

把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。

n

位二进制代码有2n

种组合，可以表示2n

个信息。

要表示N个信息所需的二进制代码应满足

2nN第九十九页，共一百三十九页，编辑于2023年，星期一21.9.1二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码第一百页，共一百三十九页，编辑于2023年，星期一(1)分析要求：

输入有8个信号，即N=8，根据2n

N的关系，即n=3，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1)将I0、I1、…I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)

设输入信号高电平有效。第一百零一页，共一百三十九页，编辑于2023年，星期一001011101000010100110111I0I1I2I3I4I5I6I7(2)列编码表：输入输出Y2

Y1

Y0第一百零二页，共一百三十九页，编辑于2023年，星期一(3)写出逻辑式并转换成“与非”式Y2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7第一百零三页，共一百三十九页，编辑于2023年，星期一(4)画出逻辑图10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0第一百零四页，共一百三十九页，编辑于2023年，星期一将十进制数0~9编成二进制代码的电路21.9.2二–

十进制编码器表示十进制数4位10个编码器高低电平信号二进制代码第一百零五页，共一百三十九页，编辑于2023年，星期一

列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。000输出输入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD码编码表第一百零六页，共一百三十九页，编辑于2023年，星期一

写出逻辑式并化成“或非”门和“与非”门Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I7第一百零七页，共一百三十九页，编辑于2023年，星期一画出逻辑图10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0第一百零八页，共一百三十九页，编辑于2023年，星期一

法二：第一百零九页，共一百三十九页，编辑于2023年，星期一十键8421码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K×10S001S12S23S34S45S56S67S78S89S9第一百一十页，共一百三十九页，编辑于2023年，星期一

当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。

即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。21.9.3优先编码器第一百一十一页，共一百三十九页，编辑于2023年，星期一CT74LS4147编码器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111输入(低电平有效)输出(8421反码)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110第一百一十二页，共一百三十九页，编辑于2023年，星期一例:CT74LS147集成优先编码器(10线-4线)T4147引脚图低电平有效16151413121110912345678CT74LS4147第一百一十三页，共一百三十九页，编辑于2023年，星期一21.10

译码器和数字显示

译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。21.10.1二进制译码器8个3位译码器二进制代码高低电平信号第一百一十四页，共一百三十九页，编辑于2023年，星期一状态表

例：三位二进制译码器（输出高电平有效）输入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001输出第一百一十五页，共一百三十九页，编辑于2023年，星期一写出逻辑表达式Y0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC第一百一十六页，共一百三十九页，编辑于2023年，星期一逻辑图CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000AABBCC第一百一十七页，共一百三十九页，编辑于2023年，星期一例：利用译码器分时将采样数据送入计算机总线2-4线译码器ABCD三态门三态门三态门三态门译码器工作第一百一十八页，共一百三十九页，编辑于2023年，星期一总线译码器工作工作原理：(以A0A1=00为例)000总线2-4线译码器ABCD三态门三态门三态门三态门脱离总线数据全为“1”第一百一十九页，共一百三十九页，编辑于2023年，星期一总线2-4线译码器ABCD三态门三态门三态门三态门译码器工作工作原理：(以A0A1=00为例)000脱离总线数据全为“1”第一百二十页，共一百三十九页，编辑于2023年，星期一CT74LS139型译码器(a)外引线排列图；(b)逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端第一百二十一页，共一百三十九页，编辑于2023年，星期一

输入

输出SA0A1Y0110000011001101110139功能表Y1Y2Y3111011101110111CT74LS139型译码器双2/4线译码器A0、A1是输入端Y0~Y3是输出端

S

是使能端S=0时译码器工作输出低电平有效第一百二十二页，共一百三十九页，编辑于2023年，星期一20.10.2

二-十进制显示译码器

在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。二十进制代码译码器驱动器显示器第一百二十三页，共一百三十九页，编辑于2023年，星期一gfedcba

1.半导体数码管

由七段发光二极管构成例：共阴极接法a

b

c

d

e

f

g

01100001101101低电平时发光高电平时发光共阳极接法abcgdef+dgfecbagfedcba共阴极接法abcdefg第一百二十四页，共一百三十九页，编辑于2023年，星期一2.七段译码显示器Q3Q2Q1Q0agfedcb译码器二十进制代码(共阴极)100101111117个4位第一百二十五页，共一百三十九页，编辑于2023年，星期一七段显示译码器状态表gfedcbaQ3Q2Q1Q0a

b

c

d

efg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119输入输出显示数码第一百二十六页，共一百三十九页，编辑于2023年，星期一BS204A0A1A2A3CT74LS247+5V来自计数器七段译码器和数码管的连接图510Ω×7abcde