计算机组成原理存储器详解

计算机组成原理存储器详解演示文稿目前一页\总数九十七页\编于十一点优选计算机组成原理存储器目前二页\总数九十七页\编于十一点存储系统层次结构三级存储体系存储系统：容量大、速度快、成本低CPUCache

主存

外存

对某类存储器而言，这些要求往往是相互矛盾的，如容量大，速度不能很快；速度快，成本不可能低；因此，在一个存储系统常采用几种不同的存储器，构成多级存储体系，满足系统的要求。目前三页\总数九十七页\编于十一点主存储器（内存）辅助存储器（外存）高速缓冲存储器Cache存储系统层次结构主要存放CPU当前使用的程序和数据。速度快容量有限存放大量的后备程序和数据。速度较慢容量大存放CPU在当前一小段时间内多次使用的程序和数据。速度很快容量小目前四页\总数九十七页\编于十一点物理存储器和虚拟存储器主存-外存层次：增大容量CPU主存外存：为虚拟存储器提供条件虚拟存储器：将主存空间与部分外存空间组成逻辑地址空间用户使用逻辑地址空间编程，操作系统进行有关程序调度、存储空间分配、地址转换等工作存储系统层次结构目前五页\总数九十七页\编于十一点存储器分类按存储机制分类半导体存储器静态存储器：利用双稳态触发器存储信息动态存储器：依靠电容存储电荷存储信息磁表面存储器：利用磁层上不同方向的磁化区域表示信息，容量大，非破坏性读出，长期保存信息，速度慢。光盘存储器利用光斑的有无表示信息目前六页\总数九十七页\编于十一点存储器分类按存取方式分类随机存取存储器随机存取：可按地址访问存储器中的任一单元，访问时间与地址单元无关RAM:MROM：可读可写ROM:只读不写PROM：用户不能编程用户可一次编程EPROM：

用户可多次编程EEPROM：用户可多次编程SRAM:DRAM:目前七页\总数九十七页\编于十一点存储器分类顺序存取存储器（SAM）访问时按读/写部件顺序查找目标地址，访问时间与数据位置有关等待操作平均等待时间读/写操作两步操作速度指标（ms）数据传输率（字节/秒）存取周期或读/写周期（ns）速度指标：时钟周期的若干倍作主存、高速缓存。目前八页\总数九十七页\编于十一点存储器分类直接存取存储器（DM）访问时读/写部件先直接指向一个小区域，再在该区域内顺序查找。访问时间与数据位置有关三步操作定位（寻道）操作等待（旋转）操作读/写操作速度指标平均定位（平均寻道）时间平均等待（平均旋转）时间数据传输率（位/秒）目前九页\总数九十七页\编于十一点存储器分类相联存储器：是一种特殊存储器，是基于数据内容进行访问的存储设备。写入数据时CAM能自动选择一个未用空单元进行存储。读取数据时CAM用所给数据同时对所有存储单元中的数据进行比较标记符合条件的数据。比较是同时进行的，所以读取速度比基于地址进行读写的速度快。目前十页\总数九十七页\编于十一点主存储器分类

半导体存储器

只读

存储器

ROM

随机读写存储器RAM

掩膜ROM

可编程ROM（PROM）

可擦除ROM（EPPROM）

电擦除ROM（E2PROM）

静态RAM（SRAM）

动态RAM（DRAM）

随机存取存储器RAM：可读可写、断电丢失只读存储器ROM：正常情况下只读、断电不丢失目前十一页\总数九十七页\编于十一点随机存取存储器

RAM（radomaccessmemry，随机存取存储器）要求元件有如下记忆特性：有两种稳定状态；在外部信号的激励下，两种稳定状态能进行无限次相互转换；在外部信号激励下，能读出两种稳定状态；可靠地存储。半导体RAM元件可以分为两大类：SRAM：是利用开关特性进行记忆，只要电源有电，它总能保持两个稳定状态中的一个状态。DRAM：除要电源有电外，还必须动态地每隔一定的时间间隔对它进行一次刷新，否则信息就会丢失。目前十二页\总数九十七页\编于十一点只读存储器

掩模型只读存储器MROM可编程只读存储器PROM可重编程只读存储器EPROM电擦除可编程只读存储器EEPROM闪速存储器flash

1.掩模型只读存储器MROM

以有无元器件表示0和1，MROM芯片出厂时，已经写入信息，不能改写

用于需要量大且不需要改写的场合目前十三页\总数九十七页\编于十一点只读存储器

2.可编程只读存储器PROM

PROM芯片出厂时，内容为全1，用户可用专用PROM写入器将信息写入，一旦写入不能改写（即只能写入一次）,所以又称一次型可编程只读存储器。

W0W1b0b1b2熔丝型PROM目前十四页\总数九十七页\编于十一点只读存储器3.EPROM：可擦除可编程ROMUVEPROM（ultravioleterasableprogrammableROM）紫外线擦除（有一石英窗口，改写时要将其置于一定波长的紫外线灯下，照射一定时间全部擦除，时间长大约10~25分钟）EPROM存在两个问题:A.用紫外线灯的擦除时间长.B.只能整片擦除,不能改写个别单元或个别位目前十五页\总数九十七页\编于十一点只读存储器4.电可擦除只读存储器EEPROM（electronicallyEPROM)可在联机情况下，通过专用写入器加高压擦除可多次，支持数据块擦除5.闪速存储器(FlashE2PROM)又称快擦存储器是在EEPROM基础上发展起来的新型电可擦可编程的非易失性存储器特点：高密度/非易失性/读/在线改写;

兼有RAM和ROM的特点,可代替软盘和硬盘。擦写次数可达10万次以上。读取时间小于10ns。目前十六页\总数九十七页\编于十一点存储器性能指标存取时间TA（MemoryAccessTime）：是存储器收到读或写的地址到从存储器读出（写入）信息所需的时间存取周期TM（MemoryCircleTime）：指连续启动二次独立的存储器操作（例连续2次读）所需间隔的最小时间.一般TM>TA目前十七页\总数九十七页\编于十一点存储器性能指标存取宽度（W）:也称存取总线宽度,一次访问可存取的数据位数或字节数.存储器带宽:也叫数据传输率,每秒从存储器读取信息量,常用字节/秒表示。带宽BM:指每秒访问二进制位的数目。BM=W/TM若TM=500ns,W=16位,BM=16/0.5=32Mbps则要提高BM:使TM使W增加存储体目前十八页\总数九十七页\编于十一点存储器性能指标容量：指计算机存储信息的能力,即最大的二进制信息量，以b或B表示信息的可靠保存性、非易失性、可更换性有源存储器：例半导体存储器靠电源才能存信息无源存储器：磁盘、磁带等辅存中的信息关电后不丢失非易失性：掉电时，信息不会丢失结论：评价存储器的三个基本指标：

C(Capacity)+C(Cost)+A(AccessSpeed)目前十九页\总数九十七页\编于十一点主存储器的组成存储体时序控制电路驱动电路地址译码器地址寄存器MAR数据寄存器MDR读写电路数据总线地址总线目前二十页\总数九十七页\编于十一点半导体存储器结构地址寄存器地址译码存储体控制电路AB数据寄存读写电路DBOEWECS①存储体存储器芯片的主要部分，用来存储信息②地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元③片选和读写控制逻辑选中存储芯片，控制读写操作目前二十一页\总数九十七页\编于十一点存储体每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据芯片存储容量与地址、数据线个数有关：

芯片的存储容量＝2M×N＝存储单元数×存储单元的位数

M：芯片的地址线根数

N：芯片的数据线根数目前二十二页\总数九十七页\编于十一点存储体23单元地址00…0000…01........XX…XX存储单元存储元存储容量存储体地址线：决定了存储器的存储容量数据线：一次访问存储器所得到数据位数目前二十三页\总数九十七页\编于十一点地址译码电路使能输入编码输出编码映射n位二进制码2n中取1码1、译码器（decoder）：将每个输入的二进制代码译成对应的输出高、低电平信号目前二十四页\总数九十七页\编于十一点地址译码电路25n位

二进制代码

2n位

译码输出二进制译码器

译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输出高电平有效译码输出11111111Y3Y2Y1Y0A0A1译码输入0000111101110100译码输出低电平有效1、译码器（decoder）：目前二十五页\总数九十七页\编于十一点地址译码电路2-4译码器Y0Y1Y2Y3A1A0EN引脚功能图74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7SCSBSAY0Y1Y2Y3Y4Y5Y6Y73-8译码器1、译码器（decoder）：目前二十六页\总数九十七页\编于十一点地址译码结构译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构目前二十七页\总数九十七页\编于十一点片选和读写控制逻辑片选端CS*或CE*有效时，可以对该芯片进行读写操作输出OE*控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WE*控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线目前二十八页\总数九十七页\编于十一点主存储器组织主存储器组织涉及的问题主要有：M的逻辑设计动态M的刷新主存与CPU的连接主存的校验目前二十九页\总数九十七页\编于十一点主存储器组织主存储器设计的一般原则存储器与CPU的连接：数据线、地址线、控制线的连接驱动能力存储芯片类型选择存储芯片与CPU的时序配合存储器的地址分配和片选译码行选信号和列选信号的产生目前三十页\总数九十七页\编于十一点主存储器组织存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线位扩展法——数据线的连接字扩展法——地址线的连接字位同时扩展法目前三十一页\总数九十七页\编于十一点主存储器组织一、位扩展方式

当芯片的容量和主存容量相同，而位数不足时，就要对位数进行扩展，称为位扩展

位扩展法的要点：

“位的并联”：各芯片的数据线与CPU数据线的各对应位拼接各芯片的片选线应连在一起，合用一个片选信号。

目前三十二页\总数九十七页\编于十一点33例1：用8片8K*1的芯片组成一个

8K*8的存储器目前三十三页\总数九十七页\编于十一点位扩展法组成的1K*16的存储器例2：用4片1K*4的2114芯片组成一个

1K*16的存储器。目前三十四页\总数九十七页\编于十一点主存储器组织2、字扩展方式

当芯片字长与主存相同，而容量不足时，就需要用几片存储器芯片组成组成容量较大的存储器，称为字扩展。

字扩展法的要点：

各芯片的数据线与CPU数据线的各对应位串接在一起

各芯片的片选线要分开，分别与CPU地址总线的高位地址译码后的片选信号相连目前三十五页\总数九十七页\编于十一点例3：用Intel2114（1K*4）芯片，组成4K*4的存储器。1、计算分析：2114的规格为1K*4，芯片地址线10条(A9—A0)，数据线4条需4片2114，系统地址线12条(A11A10为片选线)，数据线4条A11A10A9A8A7A6A5A4A3A2A1A0

00

0…0

00

1…1

01

0…0

011…1

10

0…0

10

1…1

11

0…0

11

1…1

000-----3FF1K400-----7FF1K800-----BFF1KC00-----FFF1K2、片选及地址分析：目前三十六页\总数九十七页\编于十一点字扩展法组成的4K*4的存储器目前三十七页\总数九十七页\编于十一点例4：用16K×8位的芯片采用字扩展法组成64K×8位的存储器连接图。分析：要使用4块芯片4块芯片的数据端与数据总线D0—D7相连;地址总线低位地址A0—A13与各芯片的14位地址端相连;两位高位地址A14，A15经译码器和4个片选端相连目前三十八页\总数九十七页\编于十一点字扩展法组成64K×8存储空间目前三十九页\总数九十七页\编于十一点主存储器组织主存储器逻辑设计需解决：芯片的选用地址分配与片选逻辑信号线的连接例5：用2114（1K×4）SRAM芯片组成容量为4K×8的存储器。地址总线A15～A0,双向数据总线D7～D0,读/写信号线R/W。给出芯片地址分配和片选逻辑，并画出M框图目前四十页\总数九十七页\编于十一点主存储器组织计算芯片数先扩展位数再扩展单元数先扩展单元数，再扩展位数2片1K×4

1K×8

4组1K×8

4K×8

8片

4片1K×4

4K×4

2组4K×4

4K×8

8片

目前四十一页\总数九十七页\编于十一点主存储器组织地址分配与片选逻辑存储器寻址逻辑芯片内的寻址系统(二级译码)芯片外的地址分配与片选逻辑为芯片分配哪几位地址，以便寻找片内的存储单元由哪几位地址形成芯片选择逻辑，以便寻找芯片存储空间分配：4KB存储器在16位地址空间（64KB）中占据任意连续区间。目前四十二页\总数九十七页\编于十一点64KB1K×41K×41K×41K×41K×41K×41K×41K×4需12位地址寻址：4KBA15…A12A11A10A9……A0A11～A0000……0任意值001……1011……1101……1010……0100……0110……0111……1片选芯片地址

低位地址分配给芯片，高位地址形成片选逻辑。

芯片芯片地址片选信号片选逻辑1K1K1K1KA9～A0A9～A0A9～A0A9～A0CS0CS1CS2CS3A11A10A11A10A11A10A11A10目前四十三页\总数九十七页\编于十一点连接方式（1）扩展位数41K×41K×44101K×41K×44101K×41K×441041K×41K×441044A9~A0D7~D4D3~D044R/WA11A10CS3A11A10CS0A11A10CS1A11A10CS2（2）扩展单元数（3）连接控制线形成片选逻辑电路目前四十四页\总数九十七页\编于十一点已知RAM芯片和地址译码器的引脚如图所示，试回答如下问题：（1）若要求构成一个8K×8的RAM存储器，需几片这样的芯片？设RAM存储器占用起始地址为E1000H的连续地址空间，若采用全地址译码方式译码，试画出存储器系统与CPU电路连接图。（2）试写出每块RAM芯片的地址空间。主存储器组织目前四十五页\总数九十七页\编于十一点主存储器组织作业：设计一半导体存储器，其中ROM区4KB，选用ROM芯片（4K×4位/片）；RAM区3KB，选用RAM芯片（2KB/片和1K×4位/片）。地址总线A15～A0，双向数据总线D7～D0，读/写线R/W。要求：给出芯片地址分配和片选逻辑式画出该M逻辑框图（各芯片信号线的连接以及片选逻辑电路，片选信号低电平有效）目前四十六页\总数九十七页\编于十一点作业：用8K*8位的ROM芯片和8K*4的RAM芯片组成存储器，按字节编址，期中RAM的地址为2000H~7FFFH，ROM的地址为C000H~FFFFH。要求：计算各自需要多少个芯片？画出该存储器设计框图以及与CPU的连接。（用译码器进行片选译码）计算每个芯片的地址范围。主存储器组织目前四十七页\总数九十七页\编于十一点主存储器组织动态M的刷新刷新定义和原因定义：定期向电容补充电荷原因：动态存储器依靠电容电荷存储信息。平时无电源供电，时间一长电容电荷会泄放，需定期向电容补充电荷，以保持信息不变。注意刷新和重写的区别目前四十八页\总数九十七页\编于十一点主存储器组织动态M的刷新最大刷新间隔：在此期间，必须对所有动态单元刷新一遍刷新方法各动态芯片可同时刷新，片内按行刷新刷新一行所用的时间刷新周期（存取周期）刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定目前四十九页\总数九十七页\编于十一点主存储器组织对主存的访问由CPU提供行、列地址，随机访问。CPU访存：动态芯片刷新：

由刷新地址计数器提供行地址，定时刷新。目前五十页\总数九十七页\编于十一点主存储器组织刷新周期的安排方式（刷新方式）集中刷新分散刷新2ms内集中安排所有刷新周期。死区用在实时要求不高的场合。R/W刷新R/W刷新2ms50ns各刷新周期分散安排在存取周期中。R/W刷新R/W刷新100ns用在低速系统中。目前五十一页\总数九十七页\编于十一点主存储器组织异步刷新2ms例.各刷新周期分散安排在2ms内。用在大多数计算机中。每隔一段时间刷新一行。128行≈15.6微秒每隔15.6微秒提一次刷新请求，刷新一行；2毫秒内刷新完所有行。R/W刷新R/W刷新R/WR/WR/W15.6微秒15.6微秒15.6微秒刷新请求刷新请求（DMA请求）（DMA请求）目前五十二页\总数九十七页\编于十一点提高存储系统性能提高CPU与主存间数据传输的措施采用更高速的主存储器或加长存储器的字长采用并行操作的双端口存储器在CPU和主存间加入Cache，缩短读出时间在每个存储器周期中存取几个字的交叉存储器目前五十三页\总数九十七页\编于十一点提高存储系统性能双端口存储器双端口存储器：是指同一存储器具有两组相互独立的读写控制线路，是一种高速工作的存储器。双端口存储器提供左、右两个独立端口，分别具有独立的地址、数据和控制线，可对存储器任意单元中数据进行独立存取操作。图中，用L表示左端口，用R表示右端口。目前五十四页\总数九十七页\编于十一点提高存储系统性能目前五十五页\总数九十七页\编于十一点提高存储系统性能特点：每个芯片有二组DB，AB，CB，形成二个访问端口，允许二个端口并行独立的读写。注意：如2个端口同时访问同一存储单元，由片内仲裁逻辑决定由哪个端口访问。可让2个CPU同时访MM，或1个端口面向CPU，1个面向I/O处理。应用Cache-MM系统中的MMCPU中的通用寄存器多机系统中的双(多)口存储器目前五十六页\总数九十七页\编于十一点提高存储系统性能并行存储器单体多字并行主存系统W位W位W位W位W位地址寄存器主存控制部件............单字长寄存器数据寄存器存储体增加存储器的带宽目前五十七页\总数九十七页\编于十一点提高存储系统性能多体交叉存取M0M1M2M301234567

存储器控制部件

CPU目前五十八页\总数九十七页\编于十一点提高存储系统性能主存分成若干个独立存储体。在一个存取周期中，CPU交叉访问多个体，缩短平均访存时间。R/WR/WR/WR/WCPU每隔1/4存取周期从主存读/写一个数据。目前五十九页\总数九十七页\编于十一点提高存储系统性能相联存储器普通存储器按地址访问，相联存储器按内容访问，用于访问的存储项为“关键字”，或称为“键”。存放在相联存储器中的项分别为KEY和ＤＡＴＡ，其中ＫＥＹ为检索项，ＤＡＴＡ为数据项。基本原理：将存放在存储单元中多项信息的某一项作为检索项（即关键字项），将访问内容与检索项相比较，若相同，则对该存储单元进行访问操作。目前六十页\总数九十七页\编于十一点提高存储系统性能相连存储器的组成检索寄存器：用来存放检索字，其位数和相联存储器的存储单元位数相等。每次检索时，取若干位作为检索项。屏蔽寄存器：用来存放屏蔽码，其位数和检索寄存器位数相同。除检索项对应的位之外，其他位置“０”表示屏蔽。比较线路：目前六十一页\总数九十七页\编于十一点提高存储系统性能高速缓冲存储器问题的提出CPU和主存的速度差Cache的功能（引入目的）：解决CPU和主存间速度不匹配缓存CPU主存容量小速度高容量大速度低目前六十二页\总数九十七页\编于十一点提高存储系统性能存储器访问的局部性原理时间局部性：当前正在使用的信息很可能是后面立即还要用的信息,例程序循环和堆栈操作。空间局部性：指连续使用到的信息很可能在存储空间上相邻或相近，以顺序执行的程序和数据(如数组)便是如此。分层结构：局部性原理是存储系统层次结构技术可行性的基础。目前六十三页\总数九十七页\编于十一点Cache-主存结构1、Cache的设计思想

在CPU与主存之间设置一个容量不大但速度很快的存储器（即Cache），存放主存中的部分内容（正被CPU频繁访问的）CPU同时访问主存和Cache，若在Cache中找到，称命中,CPU就不再访问主存。由于程序的局部性原理，命中率会很高。从而提高了CPU访主存的速度。

主存—缓存采用的地址变换映射方法和置换策略与虚拟存储相同，也是基于程序局部性原理CPUCACHE主存（内存）辅存（外存）目前六十四页\总数九十七页\编于十一点Cache-主存结构2.Cache的特点(1)Cache一般用存取速度高的SRAM组成，速度已经与CPU相当。(2)Cache与虚拟存储器的基本原理相同，都是把信息分成基本的块并通过一定的替换策略，以块为单位，由低一级存储器调入高一级存储器，供CPU使用。但是，虚拟存储器的替换策略主要由软件实现，而Cache的控制与管理全部由硬件实现。(3)Cache的价格较贵，为了保持最佳的性能价格比，Cache的容量应尽量小，但太小会影响命中率，所以Cache的容量是性能价格比和命中率的折衷。目前六十五页\总数九十七页\编于十一点Cache-主存结构CPU地址映象cache主存数据总线地址总线ALU通用寄存器L1L2主存辅存CPU存储系统存储系统层次结构图Cache原理图3、Cache层次结构及原理图目前六十六页\总数九十七页\编于十一点Cache-主存结构需要解决的问题Cache内容与主存内容的映像关系

如何实现地址转换（将访存地址转换成访问Cache的地址）

更新Cache内容的替换算法Cache的读出与写入目前六十七页\总数九十七页\编于十一点Cache-主存结构

访问Cache取出信息送CPU

访问主存取出信息送CPU将新的主存块调入Cache中执行替换算法腾出空位

结束命中？Cache满？CPU发出访问地址

开始YNYN命中率低4、Cache的读过程目前六十八页\总数九十七页\编于十一点Cache-主存结构5、Cache的写操作：1）标志交换法：

先写入Cache，同时加入标记，直到该页的内容需从Cache中替换出来，再一次写入内存

特点：不在快速写入Cache中插入慢速写内存操作，当Cache内容与主存不一致，容易出错

2）写直达法：写入Cache的同时也写入主存特点：方法简单，但在快速写入Cache中插入慢速写内存操作目前六十九页\总数九十七页\编于十一点Cache-主存结构6、Cache的地址映像把主存与Cache均划分为若干大小相等的“页”地址映象是指：主存中的某一页若要复制到Cache中去，应复制到Cache的哪一页的位置上。

有三种映象方式：（1）直接映象方式（2）全相联映象方式（3）组相联映象方式以缓存8KB为例，划分为16页，每页512B；假设主存1MB，则应划分为2048页，每页512B目前七十页\总数九十七页\编于十一点直接映像比较器不命中有效位=1？否命中=≠是目前七十一页\总数九十七页\编于十一点全相联映像主存的每一页都可以映像到Cache的任一页…优点：主存中的任一页可以映象到缓存中的任一页缺点：逐个比较主存页标记与Cache标记，速度很慢目前七十二页\总数九十七页\编于十一点组相联映像主存标记7位1位组号3位页内地址9位目前七十三页\总数九十七页\编于十一点Cache替换算法（1）先进先出（FIFO）算法（2）近期最少使用法（LRU）算法小结某一主存块只能固定映射到某一缓存块直接全相联组相联某一主存块能映到任一缓存块不灵活成本高折中办法目前七十四页\总数九十七页\编于十一点虚拟存储器为了扩大主存的容量，在存储管理部件（硬件）和操作系统中的存储管理软件的支持下，将主存和辅存的一部分作为一个整体，将它们的地址空间统一编址，为用户提供一个比实际主存的容量大得多的地址空间，称其为虚拟存储器。CPUCACHE主存（内存）辅存（外存）主存辅存要解决的问题：

主存与辅存空间的分区管理虚实之间如何映像虚实地址的转换主存与辅存的内容调换目前七十五页\总数九十七页\编于十一点虚拟存储器虚拟存储器的三种模式：（1）页式虚拟存储器、（2）段式虚拟存储器（3）段页式虚拟存储器

1、页式虚拟存储器页表虚页号页内地址虚地址观察示意图目前七十六页\总数九十七页\编于十一点页表中的控制位①装入位(有效位)P

·P=0，该虚页内容尚未装入内存，CPU访问无效；·P=1，该虚页内容已装入内存，CPU访问有效。

②修改位C

修改位用于记录虚页内容在主存中是否被修改过。如果修改过，则当主存中的这一空间被新页覆盖时，要把修改部分写回到辅存中去。③替换控制位替换位主要反映该页在主存中的活跃程度④其他，如访问权限控制等。目前七十七页\总数九十七页\编于十一点页式虚拟存储器地址转换示意图来自CPU逻辑地址去主存物理地址目前七十八页\总数九十七页\编于十一点实页号页内地址中断程序：辅存调入主存执行替换算法腾出空位

结束在主存？主存满？CPU发出虚地址地址

开始YNYN形成页表地址访问内存单元缺页中断访问内存单元虚页号页内地址虚地址目前七十九页\总数九十七页\编于十一点虚拟存储器页式虚拟存储器的优点：

由于每页长度固定，页表设置方便，程序运行时只要有空页就能进行页调度，操作简单，开销省。缺点：

由于页的一端固定，程序不可能正好是页面的整数倍，有一些不好利用的碎片，并且会造成程序段跨页的现象，给查页表造成困难，增加查页表的次数，降低效率。目前八十页\总数九十七页\编于十一点虚拟存储器2、段式虚拟存储器目前八十一页\总数九十七页\编于十一点虚拟存储器（1）段式管理：

按照程序的逻辑结构划分成的多个相对独立部分，作为独立的逻辑单位。

优点是段的逻辑独立性使它易于编译、管理、修改和保护，便于程序共享。缺点是段的长度不定，给主存空间分配带来困难。（2）页式管理：在主存物理空间中划分出等长的固定区域。

优点是页面的起点、终点地址固定，用页表管理较方便。缺点是处理、保护和共享等不及段式方便。（3）段页式管理：

采用分段和分页结合的方法。程序按模块分段，段内再分页，进入主存以页为基本信息传送单位，用段表和页表进行两级定位管理。目前八十二页\总数九十七页\编于十一点虚拟存储器3、段页式虚拟存储器地址转换示意图目前八十三页\总数九十七页\编于十一点主存储器校验奇偶校验有效信息位+1位校验位校验码检测依据（编码规则）：约定校验码中1的个数为奇数/偶数如：偶校验码距d=21011001

01011011

1通过统计校验码中1的个数是否为偶数来查错。可检测一位错，

不能纠错。

用于主存校验。目前八十四页\总数九十七页\编于十一点磁表面存储器一、记录介质与磁头1.基体与磁层（1）软质基体(如：聚酯薄膜)与磁层2.读/写磁头（2）硬质基体(如：铝合金)与磁层磁头：实现电磁转换的装置如：磁带、软盘如：硬盘具有矩磁特性的材料，如：氧化铁、铁镍钴合金等厚度：0.025~0.5um高导磁材料，绕有线圈目前八十五页\总数九十七页\编于十一点磁表面存储器1.写入在磁头线圈中加入磁化电流（写电流），并使磁层移动，在磁层上形成连续的小段磁化区域（位单元）。局部磁化单元载磁体写线圈SNI局部磁化单元写线圈SN铁芯磁通磁层IN定义：向右为正向剩磁+Br，记为→目前八十六页\总数九十七页\编于十一点磁