电工电子学触发器和时序逻辑电路

第13章触发器和时序逻辑电路13.1触发器13.2时序逻辑电路13.3555定时器及其应用电工电子学B目前一页\总数八十七页\编于十七点本章要求1.掌握R－S、J－K、D触发器的逻辑功能及不同结构触发器的动作特点;2.掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑电路;3.学会使用本章所介绍的各种集成电路;第13章触发器和时序逻辑电路电工电子学B目前二页\总数八十七页\编于十七点

电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点：

下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。电工电子学B目前三页\总数八十七页\编于十七点13.1触发器特点：1.有两个稳定状态“0”态和“1”态；2.能根据输入信号将触发器置成“0”或“1”态；3.输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。电工电子学B目前四页\总数八十七页\编于十七点&QQG1&G2SR13.1.1基本RS触发器两互补输出端两输入端正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线电工电子学B目前五页\总数八十七页\编于十七点触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)S=1，R

=01010&QQG1&G2SR电工电子学B目前六页\总数八十七页\编于十七点设原态为“0”态1001110触发器保持“0”态不变复位0结论:不论触发器原来为何种状态，当S=1，

R=0时，将使触发器置“0”或称为复位。&QQG1&G2SR电工电子学B目前七页\总数八十七页\编于十七点01设原态为“0”态011100翻转为“1”态(2)S=0，R

=1&QQG1&G2SR电工电子学B目前八页\总数八十七页\编于十七点设原态为“1”态0110001触发器保持“1”态不变置位1结论:不论触发器原来为何种状态，当S=0，

R=1时，将使触发器置“1”或称为置位。&QQG1&G2SR电工电子学B目前九页\总数八十七页\编于十七点11设原态为“0”态010011保持为“0”态(3)S

=1，R

=1&QQG1&G2SR电工电子学B目前十页\总数八十七页\编于十七点设原态为“1”态1110001触发器保持“1”态不变1当S=1，

R=1时，触发器保持原来的状态，即触发器具有保持、记忆功能。&QQG1&G2SR电工电子学B目前十一页\总数八十七页\编于十七点&QQG1&G2SR110011111110若G1先翻转，则触发器为“0”态“1”态(4)S=0，R

=0

当信号S=R

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。10若先翻转电工电子学B目前十二页\总数八十七页\编于十七点基本R－S触发器状态表逻辑符号QQSRSRQ100置0011置111不变保持00同时变1后不确定功能低电平有效(ResetDirect)-直接置“0”端(复位端)

(SetDirect)-直接置“1”端(置位端)电工电子学B目前十三页\总数八十七页\编于十七点13.1.2钟控触发器基本R-S触发器导引电路&G4SR&G3CP&G1&G2SDRDQQ时钟脉冲1.同步RS触发器电工电子学B目前十四页\总数八十七页\编于十七点当CP=0时011

R，S输入状态不起作用。

触发器状态不变11&G1&G2SDRDQQ&G4SR&G3CP

SD，RD用于预置触发器的初始状态，

不作用时应处于高电平，对电路工作状态无影响。被封锁被封锁电工电子学B目前十五页\总数八十七页\编于十七点当CP=1时1打开触发器状态由R，S输入状态决定。11打开触发器的翻转时刻受C控制（CP高电平时翻转），而触发器的状态由R，S的状态决定。&G1&G2SDRDQQ&G4SR&G3CP电工电子学B目前十六页\总数八十七页\编于十七点当CP=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S输入状态决定。11打开&G1&G2SDRDQQ&G4SR&G3CP电工电子学B目前十七页\总数八十七页\编于十七点1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11&G1&G2SDRDQQ&G4SR&G3CP电工电子学B目前十八页\总数八十七页\编于十七点1110011110若先翻若先翻Q=1Q=011(4)S=1,R=1当时钟由1变0后触发器状态不定11&G1&G2SDRDQQ&G4SR&G3CP电工电子学B目前十九页\总数八十七页\编于十七点同步RS状态表00SR01010111不定Qn+1QnQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSRCPSDRDCP高电平时触发器状态由R、S确定电工电子学B目前二十页\总数八十七页\编于十七点例：画出同步R－S触发器的输出波形RSCP不定不定同步R－S状态表CP高电平时触发器状态由R、S确定QQ0100SR01010111不定Qn+1Qn电工电子学B目前二十一页\总数八十七页\编于十七点存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。CP克服办法：采用JK触发器或D触发器00SR01010

111

不定Qn+1QnQ=SQ=R电工电子学B目前二十二页\总数八十七页\编于十七点2.主从触发器（1）电路结构从触发器主触发器反馈线CP

CP1互补时钟控制主、从触发器不能同时翻转RS

C从触发器QQQSDRD

C主触发器JK电工电子学B目前二十三页\总数八十七页\编于十七点（2）工作原理主触发器打开主触发器状态由J、K决定，接收信号并暂存。从触发器封锁从触发器状态保持不变。01CPCP011RS

C从触发器QQQSDRD

C主触发器JK电工电子学B目前二十四页\总数八十七页\编于十七点10状态保持不变从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。从触发器打开主触发器封锁0C01CP0101RS

从触发器QQQSDRD

JKCP

主触发器电工电子学B目前二十五页\总数八十七页\编于十七点010CP=1时触发器接收信号并暂存(即主触发器状态由J、K决定，从触发器状态保持不变）。要求CP高电平期间J、K的状态保持不变。CP下降沿()触发器翻转(主、从触发器状态一致)。CP=0时,主触发器封锁,J、K不起作用1RS

从触发器QQQSDRD

JKCP

主触发器01CP电工电子学B目前二十六页\总数八十七页\编于十七点CP01001结论：CP高电平时主触发器状态由J、K决定，从触发器状态不变。CP下降沿()触发器翻转(主、从触发器状态一致）。RS

从触发器QQQSDRD1

JKCP

从触发器电工电子学B目前二十七页\总数八十七页\编于十七点（3）JK触发器的逻辑功能Qn10011100Qn01J

K

Qn

Qn+1

00011011JK触发器状态表01010101CP高电平时，主触发器状态由J、K决定，从触发器状态不变。CP下降沿()触发器翻转(主、从触发器状态一致）。00010101Qn+1QnS'R'电工电子学B目前二十八页\总数八十七页\编于十七点J

K

Qn+100Qn

01010111QnJK触发器状态表(保持功能)

(置“0”功能)

(置“1”功能)(计数功能)SD、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD、RD应接高电平。逻辑符号CPQJKSDRDQ电工电子学B目前二十九页\总数八十七页\编于十七点D触发器状态表D

Qn+1

0101上升沿触发翻转逻辑符号DCPQQRDSDCP上升沿前接收信号，上升沿时触发器翻转，(其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1=Dn；上升沿后输入D不再起作用，触发器状态保持。即(不会空翻)3.边沿触发器维持阻塞D触发器电工电子学B目前三十页\总数八十七页\编于十七点例：D触发器工作波形图CPDQ上升沿触发翻转电工电子学B目前三十一页\总数八十七页\编于十七点J

K

Qn+100Qn

01010111QnJK触发器状态表(保持功能)

(置“0”功能)

(置“1”功能)(计数功能)C下降沿触发翻转SD、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD、RD应接高电平。逻辑符号CPQJKSDRDQ电工电子学B目前三十二页\总数八十七页\编于十七点例：JK触发器工作波形CPJKQ下降沿触发翻转电工电子学B目前三十三页\总数八十七页\编于十七点4.触发器逻辑功能的转换（1）将JK触发器转换为D触发器当J=D，K=D时，两触发器状态相同D触发器状态表D

Qn+1

0101J

K

Qn+100Qn

01010111QnJK触发器状态表D1CPQJKSDRDQ仍为下降沿触发翻转电工电子学B目前三十四页\总数八十七页\编于十七点（2）将JK触发器转换为T触发器T

CPQJKSDRDQT触发器状态表T

Qn+1

01QnQn(保持功能)(计数功能)J

K

Qn+100Qn

01010111QnJK触发器状态表当J=K时，两触发器状态相同电工电子学B目前三十五页\总数八十七页\编于十七点(3)将D触发器转换为T´触发器触发器仅具有计数功能即要求来一个CP，触发器就翻转一次。CPQD=QD触发器状态表D

Qn+1

0101CPQQD电工电子学B目前三十六页\总数八十七页\编于十七点13.2时序逻辑电路时序逻辑电路在任一时刻的输出不仅取决于该时刻电路的输入，而且还与电路原来状态有关，可见时序逻辑电路具有记忆功能。按照时序逻辑电路中所有触发器状态的变化是否同步，时序逻辑电路可分为同步时序逻辑电路和异步时序逻辑电路。若电路中所有触发器的控制信号都是使用的同一个时钟脉冲，称为同步时序逻辑电路；否则，称为异步时序逻辑电路。

电工电子学B目前三十七页\总数八十七页\编于十七点时序逻辑电路的分析根据电路，写出每个触发器的驱动方程（即触发器输入端逻辑函数表达式）、电路的输出方程、每个触发器的时钟方程（即脉冲逻辑函数表达式），如果是同步时序逻辑电路则可不写时钟方程。将各触发器的驱动方程代入相应触发器的特性方程，得到各触发器的状态方程（即各触发器次态的逻辑函数表达式）。根据状态方程和输出方程，列出逻辑状态转换真值表或画出状态转换图或画出时序波形图，以直观地反映该时序逻辑电路的状态变化规律。若电路存在着无效状态（即电路未使用的状态），应检查电路能否自启动。文字叙述该时序逻辑电路的逻辑功能。电工电子学B目前三十八页\总数八十七页\编于十七点时序逻辑电路的分析【例13.2.1】分析图所示的时序逻辑电路，设初始状态。

解：根据电路可知，该电路为同步时序逻辑电路，故不需写出时钟方程。（1）驱动方程为

输出方程为

电工电子学B目前三十九页\总数八十七页\编于十七点时序逻辑电路的分析（2）将驱动方程代入JK触发器的特性方程中，得到状态方程为电工电子学B目前四十页\总数八十七页\编于十七点时序逻辑电路的分析（3）根据状态方程和输出方程列出逻辑状态转换真值表电工电子学B目前四十一页\总数八十七页\编于十七点时序逻辑电路的分析（4）电路用了3个触发器，电路应该有个状态，由状态转换真值表和状态转换图均可知，电路只使用了5个状态：000、001、010、011、100，这5个状态称为有效状态。电路在脉冲作用下，在有效状态之间的循环，称为有效循环。电路还有3个状态（101、110、111）没有使用，这3个状态称为无效状态。电路在脉冲作用下，在无效状态之间的循环，称为无效循环。所谓电路能够自启动，是指当电源接通或由于干扰信号的影响，电路进入到了无效状态，在脉冲作用下，电路能够进入到有效循环；否则，电路不能够自启动。由状态转换真值表和状态转换图可知，电路具有自启动功能。电路由无效状态转换到有效状态过程中的输出为无效输出。电工电子学B目前四十二页\总数八十七页\编于十七点时序逻辑电路的分析（5）综合以上分析，电路每经过5个时钟脉冲，电路状态循环变化一次，输出端输出一个进位脉冲，所以这个电路具有对时钟信号计数的功能。因此该电路是一个能够自启动的同步五进制加法计数器。电工电子学B目前四十三页\总数八十七页\编于十七点同步五进制计数器工作波形CP12345Q0Q1Q2电工电子学B目前四十四页\总数八十七页\编于十七点例:分析图示逻辑电路的逻辑功能,说明其用处。

设初始状态为“000”。RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP计数脉冲电工电子学B目前四十五页\总数八十七页\编于十七点解：1.写出驱动方程、时钟方程

CP0=CP

K0=1

J0=Q2K1=1

J1=1CP1=Q0J2=Q0Q1K2=1CP2=CP

RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP计数脉冲输出方程为

电工电子学B目前四十六页\总数八十七页\编于十七点（2）将驱动方程代入JK触发器的特性方程中得到状态方程为RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP计数脉冲电工电子学B目前四十七页\总数八十七页\编于十七点时序逻辑电路的分析（3）根据状态方程和输出方程列出逻辑状态转换真值表电工电子学B目前四十八页\总数八十七页\编于十七点异步五进制计数器工作波形CP12345Q0Q1Q2电工电子学B目前四十九页\总数八十七页\编于十七点时序逻辑电路的分析（4）电路能够自启动。由状态转换真值表和状态转换图可知，电路具有自启动功能。电路由无效状态转换到有效状态过程中的输出为无效输出。（5）综合以上分析，该电路是一个能够自启动的异步五进制加法计数器。电工电子学B目前五十页\总数八十七页\编于十七点寄存器

寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n位二进制时，要n个触发器。按功能分数码寄存器移位寄存器电工电子学B目前五十一页\总数八十七页\编于十七点RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q31.数码寄存器仅有寄存数码的功能。清零寄存指令通常由D触发器或R-S触发器组成并行输入方式00001101寄存数码1101触发器状态不变教材上为下降沿电工电子学B目前五十二页\总数八十七页\编于十七点RDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令&Q0&Q1&Q2&Q3取数指令1100并行输出方式&&&&QQQQ00000011状态保持不变10101111电工电子学B目前五十三页\总数八十七页\编于十七点2.移位寄存器不仅能寄存数码，还有移位的功能。所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。按移位方式分类单向移位寄存器双向移位寄存器电工电子学B目前五十四页\总数八十七页\编于十七点寄存数码（1）单向移位寄存器清零D1移位脉冲23410111QQ3Q1Q2RD0000000100101011010110111011QJKFF0Q1QJKFF2QJKFF1QJKFF3数据依次向左移动，称左移寄存器，输入方式为串行输入。QQQ从高位向低位依次输入数码输入电工电子学B目前五十五页\总数八十七页\编于十七点1110010110011000输出再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。串行输出方式清零D10111QQ3Q1Q2RD10111011QJKFF0Q1QJKFF2QJKFF2QJKFF3QQQ5移位脉冲786数码输入电工电子学B目前五十六页\总数八十七页\编于十七点左移寄存器波形图12345678CP1111011DQ0Q3Q2Q11110待存数据1011存入寄存器0111从Q3取出电工电子学B目前五十七页\总数八十七页\编于十七点四位左移移位寄存器状态表0001123移位脉冲Q2Q1Q0移位过程Q3寄存数码D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行输出再继续输入四个移位脉冲,从Q3端串行输出1011数码动画右移移位寄存器电工电子学B目前五十八页\总数八十七页\编于十七点1清零0寄存指令并行输入串行输出DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3D串行输入移位脉冲DCP（2）并行、串行输入/串行输出寄存器电工电子学B目前五十九页\总数八十七页\编于十七点寄存器分类并行输入/并行输出串行输入/并行输出并行输入/串行输出串行输入/串行输出FF3FF1FF0d0d1d2d3Q0Q1Q2Q3FF2dQ0Q1Q2Q3FF3FF1FF0FF2d0d1d2d3Q3FF3FF1FF0FF2Q3dFF3FF1FF0FF2电工电子学B目前六十页\总数八十七页\编于十七点（3）双向移位寄存器既能左移也能右移。DQ2DQ1DQ0>1&11>1&>1&.RDCPS左移输入待输数据由低位至高位依次输入待输数据由高位至低位依次输入101右移输入移位控制端000000&&&&&&010电工电子学B目前六十一页\总数八十七页\编于十七点右移串行输入左移串行输入UCCQ0Q1Q2Q3S1S0

CP16151413121110913456782D0D1D2D3DSRDSL

RDGND74LS194并行输入电工电子学B目前六十二页\总数八十七页\编于十七点0111100011011直接清零(异步)保持右移(从Q0向右移动)左移(从Q3向左移动)并行输入

RDCPS1

S0功能74LS194功能表UCCQ0Q1Q2Q3S1S0CP16151413121110974LS19413456782D0D1D2D3DSRDSL

RDGND电工电子学B目前六十三页\总数八十七页\编于十七点计数器计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)

二进制计数器十进制计数器

N

进制计数器(按计数制)电工电子学B目前六十四页\总数八十七页\编于十七点1.二进制计数器在输入计数脉冲作用下，按二进制规律进行计数的计数器称为二进制计数器。一个计数器所能够计入计数脉冲的数目，称为计数器的计数容量、计数长度或计数器的模。二进制计数器按自然态序循环经历个独立状态（n为计数器中触发器的个数），因此也称为模为的计数器。

电工电子学B目前六十五页\总数八十七页\编于十七点同步二进制加法计数器同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。触发器均构成触发器，其驱动方程分别为

电工电子学B目前六十六页\总数八十七页\编于十七点三位二进制加法计数器状态转换表该三位二进制加法计数器的时序波形图电工电子学B目前六十七页\总数八十七页\编于十七点综上所述，n位（模）同步二进制加法计数器可由n个触发器构成。通过触发器之间逻辑功能的转换方法，触发器可用触发器也可以用触发器构成。同理，可得n位同步二进制减法计数器的通用驱动方程为电工电子学B目前六十八页\总数八十七页\编于十七点异步二进制加法计数器异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。电工电子学B目前六十九页\总数八十七页\编于十七点异步二进制加法计数器电工电子学B目前七十页\总数八十七页\编于十七点异步二进制加法器工作波形2分频4分频8分频每个触发器翻转的时间有先后，与计数脉冲不同步CP12345678Q0Q1Q2电工电子学B目前七十一页\总数八十七页\编于十七点用D触发器构成三位二进制异步加法器？？2、若构成减法计数器CP又如何连接？思考1、各触发器CP应如何连接？各D触发器已接成T´触发器，即具有计数功能CP清零RDQDQQ0F0QDQQ1FF1QDQQ2FF2电工电子学B目前七十二页\总数八十七页\编于十七点异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。电工电子学B目前七十三页\总数八十七页\编于十七点计数脉冲数二进制数十进制数Q3Q2Q1Q0012345678000000010010001101000101011001111000012345678计数脉冲数二进制数十进制数Q3Q2Q1Q09101112131415100110101011110011011110111191011121314151600000四位二进制加法计数器的状态表电工电子学B目前七十四页\总数八十七页\编于十七点四位二进制同步加法计数器级间连接的逻辑关系由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。触发器翻转条件

J、K端逻辑表达式J、K端逻辑表达式FF0每输入一C翻一次FF1FF2FF3J0=K0=1Q0=1J1=K1=Q0Q1=Q0=1J2=K2=Q1

Q0Q2=Q1=Q0=1J3=K3=Q2

Q1

Q0J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0（加法）（减法）电工电子学B目前七十五页\总数八十七页\编于十七点计数脉冲同时加到各位触发器上，当每个到来后触发器状态是否改变要看J、K的状态。QFF3QFF2QFF1QFF0Q3Q2Q0Q1CPJKJKJKJK由主从型JK触发器组成的同步四位二进制加法计数器

最低位触发器FF0每一个脉冲就翻转一次；FF1：当Q0=1时，再来一个脉冲则翻转一次；FF2：当Q1=Q0=1时，再来一个脉冲则翻转一次。FF3：当Q2=Q1=Q0=1时再来一个时钟FF3翻转。电工电子学B目前七十六页\总数八十七页\编于十七点2.十进制计数器十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用8413编码的十进制计数器。1.同步十进制计数器电工电子学B目前七十七页\总数八十七页\编于十七点十进制加法计数器状态表二进制数Q3Q2Q1Q0脉冲数(CP)十进制数0123456789100000000100100011010001010110011110001