数字电路基础课件(重庆工商大学)CH

教学基本要求：掌握半导体存储器字、位、存储容量、地址等基本概念。了解RAM、ROM的工作原理。了解存储器的存储单元的组成及工作原理。当前1页，总共53页。概述半导体存贮器能存放大量二值信息的半导体器件。可编程逻辑器件是一种通用器件，其逻辑功能是由用户通过对器件的编程来设定的。它具有集成度高、结构灵活、处理速度快、可靠性高等优点。存储器的主要性能指标存储数据量大——存储容量大当前2页，总共53页。存储器RAM(Random-AccessMemory)ROM(Read-OnlyMemory)RAM(随机存取存储器):在运行状态可以随时进行读或写操作。存储的数据必须有电源供应才能保存,一旦掉电,数据全部丢失。ROM(只读存储器)：在正常工作状态只能读出信息。断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。固定ROM可编程ROMPROMEPROME2PROMSRAM(StaticRAM)：静态RAMDRAM(DynamicRAM)：动态RAM当前3页，总共53页。几个基本概念：存储容量（M)：存储二值信息的总量。字数：字的总量。字长（位数）：表示一个信息多位二进制码称为一个字，字的位数称为字长。存储容量（M)＝字数×位数=2n×位数地址：每个字的编号。字数=2n（n为存储器外部地址线的线数）当前4页，总共53页。存储容量（M)＝字数×位数当前5页，总共53页。7.1

只读存储器7.1.1ROM的定义与基本结构7.1.2两维译码7.1.3可编程ROM7.1.4集成电路ROM7.1.5ROM的应用举例当前6页，总共53页。

只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器。(Read-OnlyMemory)ROM的分类按写入情况划分

固定ROM可编程ROMPROMEPROME2PROM按存贮单元中器件划分

二极管ROM三极管ROMMOS管ROM7.1.1ROM的定义与基本结构当前7页，总共53页。存储矩阵地址译码器地址输入7.1.1ROM的定义与基本结构数据输出控制信号输入输出控制电路地址译码器存储矩阵输出控制电路当前8页，总共53页。1）ROM（二极管PROM）结构示意图存储矩阵位线字线输出控制电路M=44地址译码器当前9页，总共53页。字线与位线的交点都是一个存储单元。交点处有二极管相当存1，无二极管相当存0当OE=1时输出为高阻状态000101111101111010001101地址A1A0D3D2D1D0内容当OE=0时当前10页，总共53页。字线存储矩阵位线字线与位线的交点都是一个存储单元。交点处有MOS管相当存0，无MOS管相当存1。7.1.2两维译码该存储器的容量=?当前11页，总共53页。7.1.3可编程ROM（256X1位EPROM）256个存储单元排成1616的矩阵行译码器从16行中选出要读的一行列译码器再从选中的一行存储单元中选出要读的一列的一个存储单元。如选中的存储单元的MOS管的浮栅注入了电荷，该管截止，读得1；相反读得0当前12页，总共53页。7.1.4集成电路ROMAT27C010128K´8位ROM

当前13页，总共53页。工作模式A16~A0VPPD7~D0读00XAiX数据输出输出无效X1XXX高阻等待1XXAiX高阻快速编程010AiVPP数据输入编程校验001AiVPP数据输出当前14页，总共53页。7.1.5ROM的读操作与时序图（2）加入有效的片选信号（3）使输出使能信号有效，经过一定延时后，有效数据出现在数据线上；（4）让片选信号或输出使能信号无效，经过一定延时后数据线呈高阻态，本次读出结束。（1）欲读取单元的地址加到存储器的地址输入端；当前15页，总共53页。（1）用于存储固定的专用程序（2）利用ROM可实现查表或码制变换等功能

查表功能－－查某个角度的三角函数

把变量值（角度）作为地址码，其对应的函数值作为存放在该地址内的数据，这称为“造表”。使用时，根据输入的地址(角度)，就可在输出端得到所需的函数值，这就称为“查表”。

码制变换－－把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。7.1.6ROM的应用举例当前16页，总共53页。CI3I2I1I0二进制码O3O2O1O0格雷码CI3I2I1I0格雷码O3O2O1O0二进制码000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010用ROM实现二进制码与格雷码相互转换的电路当前17页，总共53页。C(A4)I3I2I1I0(A3A2A1A0)二进制码O3O2O1O0(D3D2D1D0)格雷码C(A4)I3I2I1I0(A3A2A1A0)格雷码O3O2O1O0(D3D2D1D0)二进制码000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010C=A4I3I2I1I0=A3A2A1A0O3O2O1O0=D3D2D1D0当前18页，总共53页。用ROM实现二进制码与格雷码相互转换的电路

当前19页，总共53页。7.2随机存取存储器（RAM）7.2.1静态随机存取存储器(SRAM)7.2.2同步静态随机存取存储器（SSRAM）7.2.4存储器容量的扩展7.2.3动态随机存取存储器当前20页，总共53页。7.2.1静态随机存取存储器(SRAM)1SRAM的基本结构CE

OE

WE

=100高阻CE

OE

WE

=00X输入CE

OE

WE

=010输出CE

OE

WE

=011高阻当前21页，总共53页。SRAM的工作模式

工作模式

CE

WE

OE

I/O0~I/Om-1

保持(微功耗)

1

X

X

高阻

读

0

1

0

数据输出

写

0

0

X

数据输入

输出无效

0

1

1

高阻

当前22页，总共53页。1.RAM存储单元静态SRAM(StaticRAM)双稳态存储单元电路列存储单元公用的门控制管，与读写控制电路相接Yi＝1时导通本单元门控制管:控制触发器与位线的接通。Xi=1时导通来自列地址译码器的输出来自行地址译码器的输出当前23页，总共53页。1.RAM存储单元静态SRAM(StaticRAM)T5、T6导通T7、T8均导通Xi=1Yj=1触发器的输出与数据线接通，该单元通过数据线读取数据。触发器与位线接通当前24页，总共53页。7.2.2同步静态随机存取存储器（SSRAM）SSRAM是一种高速RAM。与SRAM不同,SSRAM的读写操作是在时钟脉冲节拍控制下完成的。当前25页，总共53页。在由SSRAM构成的计算机系统中，由于在时钟有效沿到来时，地址、数据、控制等信号被锁存到SSRAM内部的寄存器中，因此读写过程的延时等待均在时钟作用下，由SSRAM内部控制完成。此时，系统中的微处理器在读写SSRAM的同时，可以处理其他任务，从而提高了整个系统的工作速度。

SSRAM的使用特点：当前26页，总共53页。

1、动态存储单元及基本操作原理

T

存储单元写操作:X=1=0T导通，电容器C与位线B连通输入缓冲器被选通，数据DI经缓冲器和位线写入存储单元如果DI为1，则向电容器充电，C存1;反之电容器放电,C存0。

-

刷新R行选线X读/写输出缓冲器/灵敏放大器刷新缓冲器输入缓冲器位线B7.2.3动态随机存取存储器当前27页，总共53页。读操作:X=1=1T导通，电容器C与位线B连通输出缓冲器/灵敏放大器被选通，C中存储的数据通过位线和缓冲器输出

T

/

刷新R行选线X输出缓冲器/灵敏放大器刷新缓冲器输入缓冲器位线B每次读出后，必须及时对读出单元刷新，即此时刷新控制R也为高电平，则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。当前28页，总共53页。7.2.4存储器容量的扩展位扩展可以利用芯片的并联方式实现。···CE┇A11A0···WED0D1

D2

D3WECEA0A114K×4位I/O0I/O1I/O2I/O3D12D13D14D15CEA0A114K×4位I/O0I/O1I/O2I/O3WE1.字长（位数）的扩展---用4KX4位的芯片组成4KX16位的存储系统。当前29页，总共53页。7.2.4RAM存储容量的扩展2.字数的扩展—用用8KX8位的芯片组成32KX8位的存储系统。RAM1D0D7A0A12CE1芯片数=4RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1系统地址线数=15系统:A0~A14

A13~A14?2000H2001H2002H┇3FFFH4000H4001H4002H┇5FFFH6000H6001H6002H┇7FFFH0000H0001H0002H┇1FFFH芯片:A0~A12

当前30页，总共53页。32K×8位存储器系统的地址分配表各RAM芯片译码器有效输出端扩展的地址输入端A14A138K×8位RAM芯片地址输入端

A12A11A10A9A8A7A6A5A4A3A2A1A0对应的十六进制地址码

Ⅰ

00

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

10000H0001H0002H┇1FFFH

Ⅱ

01

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

12000H2001H2002H┇3FFFH

Ⅲ

10

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

14000H4001H4002H┇5FFFH

Ⅳ

Y0

Y1

Y2

Y3

11

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

16000H6001H6002H┇7FFFH当前31页，总共53页。字数的扩展可以利用外加译码器控制存储器芯片的片选输入端来实现。当前32页，总共53页。7.3 复杂可编程逻辑器件(CPLD)（自学）7.3.1CPLD的结构7.3.2CPLD编程简介当前33页，总共53页。7.3 复杂可编程逻辑器件(CPLD)与PAL、GAL相比，CPLD的集成度更高，有更多的输入端、乘积项和更多的宏单元；每个块之间可以使用可编程内部连线(或者称为可编程的开关矩阵)实现相互连接。CPLD器件内部含有多个逻辑块，每个逻辑块都相当于一个GAL器件;当前34页，总共53页。7.3.1CPLD的结构更多乘积项、更多宏单元、更多的输入信号。当前35页，总共53页。通用的CPLD器件逻辑块的结构

内部可编程连线区

n

宏单元1

宏单元2

宏单元3

·

·

·

可编程乘积项阵列

乘积项分配

宏单元m

内部可编程连线区

m

m

I/O块

XilnxXG500:90个36变量的乘积项,宏单元36个AlteraMAX7000:80个36变量的乘积项,宏单元16个当前36页，总共53页。XG500系列乘积项分配和宏单元可编程数据分配器可编程数据选择器宏输出当前37页，总共53页。可编程内部连线可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与I/O块之间以及全局信号到逻辑块和I/O块之间的连接。连线区的可编程连接一般由E2CMOS管实现。可编程连接原理图

内部连线

宏单元或I/O连线

E2CMOS管

T

当E2CMOS管被编程为导通时，纵线和横线连通；未被编程为截止时，两线则不通。当前38页，总共53页。I/O单元是CPLD外部封装引脚和内部逻辑间的接口。每个I/O单元对应一个封装引脚，对I/O单元编程，可将引脚定义为输入、输出和双向功能。I/O单元数据选择器提供OE号。OE=1,I/O引脚为输出当前39页，总共53页。7.3.2CPLD编程简介编程过程（Download或Configure）：将编程数据写入这些单元的过程。用户在开发软件中输入设计及要求。检查、分析和优化。完成对电路的划分、布局和布线编程的实现：由可编程器件的开发软件自动生成的。生成编程数据文件写入CPLD当前40页，总共53页。计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过五线编程电缆接口与CPLD连接。将电缆接到计算机的并行口，通过编程软件发出编程命令，将编程数据文件（*JED）中的数据转换成串行数据送入芯片。编程条件（1）专用编程电缆；（2）微机；（2）CPLD编程软件。当前41页，总共53页。将多个CPLD器件以串行的方式连接起来，一次完成多个器件的编程。这种连接方式称为菊花链连接。

多个CPLD器件串行编程当前42页，总共53页。课后作业T6.1ROM256×8的存储器有多少根地址线、字线、位线？T6.2存储器ROM进行位扩展、字扩展时如连接？T6.3扩展成1024×8RAM需要多少块256×4RAM？怎样连接？当前43页，总共53页。课后作业T6.8

将容量为256×4的ROM74187实现下述要求扩展，画出电路连接图。（1）1024×4ROM；（2）1024×8ROM。