第七章-半导体存储器

数字电子技术基础第七章半导体存储器7.1只读存储器7.2随机存取存储器7半导体存储器教学基本要求：掌握半导体存储器字、位、存储容量、地址、等基本概念。掌握RAM、ROM的工作原理及典型应用。了解存储器的存储单元的组成及工作原理。概述半导体存贮器能存放大量二值信息的半导体器件。存储器的主要性能指标取快速度——存储时间短存储数据量大——存储容量大7.1只读存储器7.1.1ROM的基本结构7.1.2二维译码与存储阵列7.1.3可编程ROM7.1.4ROM的读操作实例7.1.5ROM的应用举例存储器RAM(Random-AccessMemory)ROM(Read-OnlyMemory)RAM(随机存取存储器):在运行状态可以随时进行读或写操作。存储的数据必须有电源供应才能保存,一旦掉电,数据全部丢失。ROM(只读存储器)：在正常工作状态只能读出信息。断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。固定ROM可编程ROMPROMEPROME2PROMSRAM(StaticRAM)：静态RAMDRAM(DynamicRAM)：动态RAM7.1只读存储器几个基本概念7.1只读存储器字数：字的总量。字：计算机中作为一个整体被存取传送处理的一组数据。字数=2n（n为地址线的总数）字长：一个字所含的位数称为字长。几个基本概念存储容量（M)：存储单元的数目。存储容量（M)＝字数×位数地址：每个字的编号。7.1只读存储器只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器。(Read-OnlyMemory)ROM的分类按写入情况划分

固定ROM可编程ROMPROMEPROME2PROM按存贮单元中器件划分

二极管ROM三极管ROMMOS管ROM7.1.1ROM的基本结构存储矩阵

地址译码器地址输入数据输出控制信号输入输出控制电路地址译码器存储矩阵输出控制电路

ROM主要由地址译码器、存储矩阵和输出控制电路三部分组成。ROM是一种永久性数据存储器，其中的数据一般由专用的装置写入，数据一旦写入，不能随意改写，在切断电源之后，数据也不会消失。7.1.1ROM的基本结构ROM（二极管PROM）结构示意图存储矩阵位线字线输出控制电路M=44地址译码器7.1.1ROM的基本结构当OE=1时输出为高阻状态000101111101111010001101地址A1A0D3D2D1D0内容当OE=0时字线与位线的交点都是一个存储单元。交点处有二极管相当存1，无二极管相当存07.1.1ROM的基本结构字线存储矩阵位线字线与位线的交点都是一个存储单元。交点处有MOS管相当存0，无MOS管相当存1。7.1.2二维译码与存储阵列该存储器的容量=?7.1.3可编程ROM（256X1位EPROM）256个存储单元排成1616的矩阵行译码器从16行中选出要读的一行列译码器再从选中的一行存储单元中选出要读的一列的一个存储单元。如选中的存储单元的MOS管的浮栅注入了电荷，该管截止，读得1；相反读得07.1.4ROM读操作实例1.PROM芯片AT27C010简介128K8位ROM

工作模式A16~A0VPPD7~D0读00XAiX数据输出输出无效X1XXX高阻等待1XXAiX高阻快速编程010AiVPP数据输入编程校验001AiVPP数据输出工作模式7.1.4ROM读操作实例2.读操作与定时图（2）加入有效的片选信号（3）使输出使能信号有效，经过一定延时后，有效数据出现在数据线上；（4）让片选信号或输出使能信号无效，经过一定延时后数据线呈高阻态，本次读出结束。（1）欲读取单元的地址加到存储器的地址输入端；7.1.4ROM读操作实例（1）用于存储固定的专用程序（2）利用ROM可实现查表或码制变换等功能

查表功能－－查某个角度的三角函数把变量值（角度）作为地址码，其对应的函数值作为存放在该地址内的数据，这称为“造表”。使用时，根据输入的地址(角度)，就可在输出端得到所需的函数值，这就称为“查表”。码制变换－－把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。7.1.5ROM应用举例CI3I2I1I0二进制码O3O2O1O0格雷码CI3I2I1I0格雷码O3O2O1O0二进制码000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010用ROM实现二进制码与格雷码相互转换的电路C(A4)I3I2I1I0(A3A2A1A0)二进制码O3O2O1O0(D3D2D1D0)格雷码C(A4)I3I2I1I0(A3A2A1A0)格雷码O3O2O1O0(D3D2D1D0)二进制码000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010C=A4I3I2I1I0=A3A2A1A0O3O2O1O0=D3D2D1D0用ROM实现二进制码与格雷码相互转换的电路

7.1.5ROM应用举例（3）ROM在波形发生器中的应用A1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963ROMD/A计数器CP计数脉冲送示波器34o7.1.5ROM应用举例A1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963t0

o7.1.5ROM应用举例7.2.1静态随机存取存储器(SRAM)7.2.2同步静态随机存取存储器（SSRAM）7.2.5RAM应用举例7.2.3动态随机存取存储器(DRAM)7.2.4存储器容量的扩展7.2随机存取存储器（RAM）7.2.1静态随机存取存储器(SRAM)1.SRAM的基本结构及输出CE

OE

WE

=1XX高阻CE

OE

WE

=00X输入CE

OE

WE

=010输出CE

OE

WE

=011高阻SRAM的工作模式

工作模式

CE

WE

OE

I/O0~I/Om-1

保持(微功耗)

1

X

X

高阻

读

0

1

0

数据输出

写

0

0

X

数据输入

输出无效

0

1

1

高阻

7.2.1静态随机存取存储器(SRAM)2.SRAM存储单元

静态SRAM(StaticRAM)双稳态存储单元电路列存储单元公用的门控制管，与读写控制电路相接Yi＝1时导通本单元门控制管:控制触发器与位线的接通。Xi=1时导通来自列地址译码器的输出来自行地址译码器的输出2.SRAM存储单元

静态SRAM(StaticRAM)T5、T6导通T7

、T8均导通Xi=1Yj=1触发器的输出与数据线接通，该单元通过数据线读取数据。触发器与位线接通（a）地址控制的读操作（b）片选控制的读操作

3.SRAM的读操作及定时图7.2.1静态随机存取存储器(SRAM)3.SRAM的写操作及定时图7.2.2同步静态随机存取存储器（SSRAM）SSRAM是一种高速RAM。与SRAM不同,SSRAM的读写操作是在时钟脉冲节拍控制下完成的。寄存地址线上的地址寄存要写入的数据ADV=0:普通模式读写ADV=1:丛发模式读写=0:写操作=1:读操作

寄存各种使能控制信号，生成最终的内部读写控制信号；2位二进制计数器,处理A1A07.2.2同步静态随机存取存储器（SSRAM）ADV=0:普通模式读写=0:写操作WE=1:读操作WE普通模式读写:地址直接送到地址译码器，不受丛发控制逻辑电路影响，按外部给定地址进行读(写)操作。

ADV=1:丛发模式读写丛发模式读写：地址寄存器不接受外部新地址，在原有的地址上，由丛发计数器加1产生新地址。因此，可产生4个不同的地址。若超过4个CP后，ADV仍为1，则丛发计数器循环计数。地址总线让出。7.2.2同步静态随机存取存储器（SSRAM）在由SSRAM构成的计算机系统中，由于在时钟有效沿到来时，地址、数据、控制等信号被锁存到SSRAM内部的寄存器中，因此读写过程的延时等待均在时钟作用下，由SSRAM内部控制完成。此时，系统中的微处理器在读写SSRAM的同时，可以处理其他任务，从而提高了整个系统的工作速度。SSRAM的特点：7.2.2同步静态随机存取存储器（SSRAM）

1、DRAM存储单元

T

存储单元写操作:X=1=0T导通，电容器C与位线B连通输入缓冲器被选通，数据DI经缓冲器和位线写入存储单元如果DI为1，则向电容器充电，C存1;反之电容器放电,C存0。

-

刷新R行选线X读/写输出缓冲器/灵敏放大器刷新缓冲器输入缓冲器位线B7.2.3动态随机存取存储器(DRAM)读操作:X=1=1T导通，电容器C与位线B连通输出缓冲器/灵敏放大器被选通，C中存储的数据通过位线和缓冲器输出

T

/

刷新R行选线X输出缓冲器/灵敏放大器刷新缓冲器输入缓冲器位线B每次读出后，必须及时对读出单元刷新，即此时刷新控制R也为高电平，则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。7.2.4存储器容量的扩展

位扩展可以利用芯片的并联方式实现。···CE┇A11A0···WED0D1

D2

D3WECEA0A114K×4位I/O0I/O1I/O2I/O3D12D13D14D15CEA0A114K×4位I/O0I/O1I/O2I/O3WE1.字长（位数）的扩展---用4KX4位的芯片组成4KX16位的存储系统。7.2.4RAM存储容量的扩展2.字数的扩展—用8K8位的芯片组成32K

8位的存储系统。RAM1D0D7A0A12CE1芯片数=4RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1系统地址线数=15系统:A0~A14

A13~A14?2000H2001H2002H┇3FFFH4000H400H4002H┇5FFFH6000H6001H6002H┇7FFFH0000H0001H0002H┇1FFFH芯片:A0~A12

32K×8位存储器系统的地址分配表各RAM芯片译码器有效输出端扩展的地址输入端A14A138K×8位RAM芯片地址输入端

A12A11A10A9A8A7A6A5A4A3A2A1A0对应的十六进制地址码

Ⅰ

00

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

10000H0001H0002H┇1FFFH

Ⅱ

01

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

12000H2001H2002H┇3FFFH

Ⅲ

10

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

14000H400H4002H┇5FFFH

Ⅳ

Y0

Y1

Y2

Y3

11

000