D触发器与移位寄存器模块功能测试

数字逻辑与数字系统实验实验三：D触发器与移位寄存器的功能测试学习D触发器和移位寄存器的工作原理；掌握D触发器和移位寄存器的功能的测试方法。实验目的实验原理D触发器与移位寄存器的逻辑功能及测试什么是触发器数字电路分为组合逻辑电路和时序逻辑电路两大类组合逻辑电路的基本单元是基本门；时序逻辑电路的基本单元是触发器。触发器的必备特点①具有两个能自行保持的稳态(1态或0态)；②外加触发信号时，电路的输出状态可以翻转；③在触发信号消失后，能将获得的新态保存下来。触发器的分类按电路结构分：①基本触发器、②同步触发器、③主从触发器、④边沿触发器按逻辑功能分：①RS触发器、②JK触发器、③T触发器、④D触发器实验原理D触发器与移位寄存器的逻辑功能及测试RS触发器及其电路结构把两个与非门的输入输出交叉连接即可构成基本RS触发器。约束条件：不允许SD=RD=0.注：正是由于引入反馈，才使电路具有记忆功能。实验原理D触发器与移位寄存器的逻辑功能及测试000011111不允许置1清0保持&&QQSDRD&&QQSDRD0&&QQSDRD1&&QQSDRD1&&QQSDRD110原态1保持3、特性表SdRd01不允许1*1置1

清00Qn保持Qn+1说明001011110110RS触发器工作原理原态0实验原理D触发器与移位寄存器的逻辑功能及测试RS触发器逻辑符号SRQSDRDQ与非门构成：0触发有效，SD端是置1端RD端是清0端特性表SdRd01不允许1*1置1

清00Qn保持Qn+1说明001011实验原理D触发器与移位寄存器的逻辑功能及测试D触发器及其电路结构Q=Dn+1无跳变XQn0011说明保持存数CPDQn+1SDRDC11DQQDCP实验原理D触发器与移位寄存器的逻辑功能及测试SDRDC11DQQDCP动作特点：触发器保存下来的状态是CP作用沿到达时刻的输入状态。特别注意：当D端信号和CP作用沿同时跳变时，触发器存入的是D跳变前的状态。设初态Q=000tCPtDtQ实验原理D触发器与移位寄存器的逻辑功能及测试移位寄存器

移位寄存器是一种具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的移位寄存器称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位。实验原理D触发器与移位寄存器的逻辑功能及测试A、B、C、D为并行输入端；QA、QB、QC、QD为并行输出端；SR为右移串行输入端，SL为左移串行输入端；S1、S0为操作模式控制端；CR为异步清零端；CP为时钟脉冲输入端。实验原理-74LS194芯片介绍实验原理D触发器与移位寄存器的逻辑功能及测试74LS194有5种不同操作模式：清零、左移、右移、置数以及保持。S1、S0和CR端的控制作用如下表所示。操作输入输出功能描述复位CLR控制S1S0串入SLSRDCBA时钟CLOCKQAQBQCQD10XXXX0101X0000清零211010110101↑{QBQCQD(SL)}(n）左移310101110101↑{(SR)QAQBQC}(n）右移4111XX0101↑ABCD置数5100XX0101↑{QAQBQCQD}(n）保持74LS194的使用方法实验内容D触发器与移位寄存器的逻辑功能及测试1.测试D触发器模块的逻辑功能(1)新建项目或打开项目--*.qpf(2)新建原理图文件--*.bdf(3)编译；建仿真波形文件--*.vwf;将所有的输入输出点加到仿真文件中，D、PR、CLR、CLK的设定值见下表：(4)分配管脚:为输入输出信号分析管脚，编译，下载。Q=Dn+1实验内容D触发器与移位寄存器的逻辑功能及测试2.测试移位寄存器模块74194的逻辑功能（1）新建原理图文件Test_74194.bdf；如下图实验内容D触发器与移位寄存器的逻辑功能及测试操作输入输出功能描述复位CLR控制S1S0串入SLSRABCD时钟CLOCKQAQBQCQD10XX10101X211010101↑311110101↑410110101↑510010101↑（2）编译；建立波形文件；仿真；填表。实验内容D触发器与移位寄存器的逻辑功能及