参考案例教案

第1、2 逻辑代数基C在下列不同进制的数中，数值最大的数是 A.510 B101012 C.3E16 ）8421BCD码Y(A,B,C,D)=∑m(0,2,4,5,6,8,9)+已知FABCCD选出下列可以肯定使F=0的情况 5、以下是8421BCD码的是 A、1010B、0101C、1100D、6、欲对全班 A、 D、7、逻辑函数F(A,B,C)=AB+BC+AC的最小项标准式为 A、 C、F(A,B,C)=∑m D、FAABCDABCBC若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（已知逻辑函数A+B=A+C，AB=AC，第3 门电。 TTLIOH0.4mA，IOL10mA，VOH3.6V，VOL0.3V。

F1 F2A

F3AB三态门的三种状态分别为：高电平、低电平、不高不低的电压。 TTLOC门（集电极开路门）的输出端可以直接相连，实现线与。 第4 组合逻辑电一个4选1的数据选择器，应具 个地址输入 个数据输入端 一个十六选一的数据选择器，其地址（选择控制）输入端有 ）个A、 B、2C、 D、若在编中有50个编码对象，则要求输出二进制代码位数为 ）位 5.101键盘的编输出 ）位二进制代码 （判断题）二进制译相当于是一个最小项发生器，便于实现组合逻辑电路( 现有三台用电设备，每台功率为l0KW。由两台发电机供电，其中一台功率大于10KW，另一台大于20KW。三台设备至少有一台在工作，也可能两台或三台同用ROM第5 触发右图为TTL电路，触发器的初始状 Q2Q1=00。要4CP作用下Q1、Q2，C由负边沿JKCP、AQAQB的波形。设QA的初始状态为0。第6 时序逻辑电实现有20个状态的同步时序电路最少需用 五位扭环形计数器的时钟频率为10KHz，其输出频率为 A．50 B．100 D.JKJK12CP脉冲作后，Q端的状态为0，可以推出该触发器Q端的最初状态是（）A． Q=0或Q=1都可 D.不在移位寄存器中采用并行输出比串行输出 AB、慢C、一样快D、不确.用触发器设计一个24进制的计数器，至少需要( 序电路。（）试用 触发器设计一个各相频率相同的三相脉冲发生器，三相脉冲Ql、Q2、时序电路如图所示，三个触发器的K端状态均为¡1¡试分析其功能设初态第10 脉冲波形的产生和整 进入（）态。试用图555定时器为元件构成一个鉴幅器，实现图3.1所示的功能。已知电源电压为7V，画出电路的接线图，并标明有关的参数，视需要可添加其它元4462370¡¡低1低11高1高图第七 半导体码，则EPROM的容量应 上题中。若选择2564的EPROM，则需 片一个容量为8K1的EPROM地址输入端的个数是 说明ROM与RAM的异同点。*9 第11 DAC和 设四位D/A转换器的满量程电压为30V，则输入的数字量为1010时的模拟 B. C．15 20 B．10 C．40 D．3010位双积分型ADC,设时钟周期为5uS，则完成一次转换的时间最长需要 分析下图所示的电路，其中，741614态为Q3Q2Q