数字逻辑512其它时钟控制触发器

数字逻辑章晓卿上海交通大学继续教育学院第5章同步时序逻辑电路5.1触发器基本RS触发器时钟控制触发器（常用、其它）不同类型触发器间的转换5.2同步时序逻辑电路分析5.3同步时序逻辑电路设计2、其它结构的钟控触发器分为主从结构、维持阻塞结构等类型的钟控触发器。它们可以有效地克服触发器的“空翻”现象。工作原理（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：

从触发器控制门G3、G4封锁，其状态保持不变。（1）主从钟控触发器1）主从RS触发器（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。特性方程CP下降沿到来时触发器状态翻转（边沿触发）主从RS触发器波形示意图主从RS触发器输出状态的翻转只能发生在CP下降沿逻辑符号电路特点主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP＝1期间，输入信号R和S不能同时为1。代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。2）主从JK触发器时序图主从JK触发器的功能表、状态表、状态转换图、激励表与钟控JK触发器完全相同。逻辑符号电路特点①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。②输入信号J、K之间没有约束。③存在“一次翻转”问题（也称“一次变化”问题）。所谓“一次翻转”，就是在CP=1期间，由于输入J、K的信号发生改变后，引起CP下降沿到来时，触发器输出错误。为避免一次翻转问题的出现，主从JK触发器使用时，要求在CP=1期间，输入端J、K的信号保持不变，即J、K输入信号不允许变化。电路特点（2）维持阻塞Ｄ钟控触发器维持阻塞D触发器的逻辑功能、状态表、次态方程、状态转换图、激励表与钟控D触发器完全相同。但其状态翻转发生的时刻仅限于CP的上升沿（CP）。因而克服了“一次翻转”问题。（2）维持阻塞Ｄ钟控触发器实际大量的触发器门电路增加了两个输入端：：直接置1输入端，该输入端为“0”（或“1”），触发器状态立即变为1状态，即Q=1，Q=0：直接清０输入端，该输入端为“0”（或“1”），触发器状态立即变为０状态，即Q=０，Q=１触发器有两种工作方式：同步工作方式和异步工作方式。同步工作方式：要求直接置１端与直接清0端（也称直接复位端）的信号无效，即SD=1、RD=1（或SD=0、RD=0）在CP脉冲作用下，触发器的状态由其输入信号决定。异步工作方式：SD=1、RD=0（或SD=0、RD=1）触发器立即翻转为Q=0，Q=1，与其输入信号及CP端无关；异步工作方式时不允许SDRD（或SDRD）同时为0（或为1）。D触发器同步、异步工作波形图逻辑符号CP下降沿时刻有效（3）边沿JK触发器边沿JK触发器的逻辑符号边沿JK触发器的特