EDA第5章时序电路的Verilog设计-2014_第1页
EDA第5章时序电路的Verilog设计-2014_第2页
EDA第5章时序电路的Verilog设计-2014_第3页
EDA第5章时序电路的Verilog设计-2014_第4页
EDA第5章时序电路的Verilog设计-2014_第5页
已阅读5页，还剩39页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

第5章时序电路的Verilog设计5.1.1D触发器（时钟沿锁存器）功能：锁存，传输，使用时钟沿控制代码：同步和异步异步：跟时钟信号无关，单独起作用；同步：跟时钟信号有关，受时钟控制，即跟时钟同步；异步复位：异步复位信号变为复位电平时立即复位；同步复位：复位信号变为复位电平时并不立即复位，而是等到时钟沿到来时才复位。5.1.3使能和异步复位5.1.4同步复位5.1.5电平锁存器5.1.6电平锁存器的复位控制5.1.7异步电路5.1.8时钟表示的对、错课堂作业：

1、使用D触发器设计一个2分频的电路

2、设计一个锁存器，使用选择信号SEL来设置锁存器的类型：为1时是时钟沿锁存器，为0时是电平锁存器，而且是在时钟的低电平锁存。（提示：使用3个进程语句）5.2计数器的设计计数器的功能对时钟沿计数广泛应用于控制电路的设计控制电路的设计门：简单的控制计数器：较复杂的控制状态机：系统控制，复杂的控制5.2计数器的设计计数器的接口信号输入信号：时钟、使能、复位、装载、加减控制输出信号：计数器的值和进位5.2.1简单计数器的设计仿真波形、RTL级原理图和工作过程计数器的工作过程：时钟上升沿到来之前Q+1的值已经算好，上升沿到来时才赋值给Q。5.5.2实用计数器的设计仿真波形5.3移位寄存器的设计用途串口通信的收发器结构多个D触发器串联，使用同一个时钟工作过程时钟上升沿到来时，所有D触发器的值同时左移或者右移一位5.3.1同步装载功能的设计仿真波形5.3.2复位功能的设计5.4计数器的自动装载和清零装载信号、清零信号由内部产生，不是外部提供（即不是端口信号）自动装载的设计同步装载异步装载自动产生装载信号LD自动清零的设计同步清零异步清零自动产生清零信号5.4.1同步装载功能的设计仿真波形LD放大波形时序5.4.2自动异步装载的设计仿真波形5.4.3自动异步清零的设计仿真波形RST波形放大的时序5.5分频器的设计分频：将一个时钟N分频，则分频等到的时钟频率为原时钟的1/N，而周期为原时钟周期的N倍。4种分频：2n

分频：如2、4、8、16分频等；偶数分频：如6分频，10分频等；奇数分频：如3分频，7分频等;小数分频：如1.5分频、3.22分频等。分频的方法：使用计数器实现。2n分频：使用计数器实现。例子：使用4位计数器，可得到2，4，8，16分频时钟，而且时钟均匀，占空比50%。偶数分频（2m分频）：使用2m进制计数器实现，而且可使时钟均匀，占空比50%。例子：设计一个6分频时钟，则需要一个6进制计数器来实现。奇数分频（2m-1分频）：使用2m-1进制计数器实现，但时钟不均匀，占空比可以控制为m/(2m-1)。例子：设计一个5分频时钟，则需要一个5进制计数器来实现，占空比可以控制为2/5。半整数分频：x.5分频方法先将时钟进行2倍频再对2倍频的时钟进行

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论