第2章微型计算机基础课件

第2章

微型计算机基础1第2章

微型计算机基础1主要内容：微型机的构成及工作原理8088/8086CPU的结构及工作原理系统总线2主要内容：微型机的构成及工作原理2§2.1微型机的基本结构掌握：微机系统的基本组成微型机的工作原理微机8088的存储器组织3§2.1微型机的基本结构掌握：3一、微型计算机系统组成微型计算机系统的三个层次

微处理器(Microprocessor)

微型计算机(Microcomputer)微型计算机系统(Microcomputer

System)4一、微型计算机系统组成微型计算机系统的三个层次4微型计算机系统的三个层次微处理器CPU存储器I/O接口总线硬件系统软件系统微型计算机系统微型计算机(主机)外设ALU寄存器控制器键盘、鼠标显示器软驱、硬盘、光驱打印机、扫描仪系统软件应用软件5微型计算机系统的三个层次微处理器CPU硬件系统微型微核心级——微处理器微处理器简称CPU，是计算机的核心，主要包括：

运算器ALU

控制器CU寄存器组Registers(简称Regs或R)CPU实现了运算功能和控制功能6核心级——微处理器微处理器简称CPU，是计算机的核心，主要包硬件系统级——微型计算机以微处理器为核心，配上只读存储器(ROM)、读写存储器(RAM)、输入/输出(I/O)接口电路及系统总线等部件，就构成了微型计算机。将CPU、存储器、I/O接口、总线等集成在一片超大规模集成电路芯片上，称为单片微型计算机，简称单片机。7硬件系统级——微型计算机以微处理器为核心，配上只读存储器(R系统级以微型计算机为中心，配以相应的外围设备以及控制微型计算机工作的软件，就构成了完整的微型计算机系统。微型计算机如果不配有软件，通常称为裸机软件分为系统软件和应用软件两大类。8系统级以微型计算机为中心，配以相应的外围设备以及控制微型计算一、微型计算机的基本结构微处理器（CPU）存储器(M)输入/输出接口(I/O接口)总线(BUS)1.微型计算机的硬件系统9一、微型计算机的基本结构微处理器（CPU）1.微型计算机的微型计算机的概念结构存储器I/O接口输入设备I/O接口地址总线AB输出设备CPU数据总线DB控制总线CBI/O接口AB:AddressBusDB:DataBusCB:ControlBus10微型计算机的概念结构存I/O输I/O地址总线AB输数据总线（一）主机硬件系统——CPU作用:计算机的控制中心，提供运算、判断能力构成：ALU、CU、Regs（P29图2-3）例：Intel8088/8086、PIII、P4、CeleronAMDK7（Athlon、Duron）CPU的位数(字长)：4位、8位、16位、32位、64位是指一次能处理的数据的位数11（一）主机硬件系统——CPU作用:计算机的控制中心，提（二）主机硬件系统——存储器M功能:存放程序和数据的记忆装置用途：存放程序和要操作的各类信息（数据、文字、图像、。。。）分类:内存：ROM、RAM特点：随机存取，速度快，容量小外存：磁盘(软/硬盘、光盘、半导体盘、U盘…特点：顺序存取/块存取，速度慢，容量大12（二）主机硬件系统——存储器M功能:存放程序和数据的记有关内存储器M的几个概念(1)内存单元的地址和内容(2)内存容量(3)内存的操作(4)内存的分类13有关内存储器M的几个概念(1)内存单元的地址和内容13

(1)内存单元的地址和内容内存包含有很多存储单元(每个内存单元包含8bit)，为区分不同的内存单元，对计算机中的每个内存单元进行编号，内存单元的编号就称为内存单元的地址。1011011038F04H内存单元地址内存单元内容......Bit7654321001011000*内存单元有时又称为地址单元14

(1)内存单元的地址和内容内存包含有很多存储单元(2)内存容量即内存单元的个数，以字节Byte为单位。注意：内存空间与内存容量的区别

内存容量：实际配置的内存大小。例：某微机配置2条128MB的SDRAM内存条，其内存容量为256MB

内存空间：又称存储空间、寻址范围，是指微机的最大的寻址能力，与CPU的地址总线宽度有关。15(2)内存容量即内存单元的个数，以字节Byte为单位。15(3)

内存操作读：将内存单元的内容取入CPU，原单元内容不改变；写：CPU将信息放入内存单元，单元中原内容被覆盖；刷新：对CPU透明，仅动态存储器有此操作内存的读写的操作步骤为：CPU把要读写的内存单元的地址放到AB上若是写操作，CPU紧接着把要写入的数据放到DB上CPU通过CB发出读写命令数据被写入指定的单元或从指定的单元读出到DB若是读操作，CPU紧接着从DB上取回数据参见P30图2-516(3)内存操作读：将内存单元的内容取入CPU，原单元内容不(4)

内存储器的分类读写存储器或随机存取存储器（RAM）可读可写易失性，临时存放程序和数据只读存储器（ROM）工作时只能读非易失性，永久或半永久性存放信息17(4)内存储器的分类读写存储器或随机存取存储器（RAM）1（三）主机硬件系统—输入/输出接口简写为I/O接口，是CPU与外部设备间的桥梁CPUI/O接口外设18（三）主机硬件系统—输入/输出接口简写为I/O接口，是CPU接口的功能提供驱动外设的电压或电流；匹配计算机与外设之间的信号电平、速度、信号类型、数据格式等；缓存CPU发给外设的数据、控制命令和外设提供的运行状态信息；提供两者间数据传递控制方式:DMA控制、中断控制(还有无条件、查询）。19接口的功能提供驱动外设的电压或电流；19（四）主机硬件系统——总线BUS连接多个功能部件的一组公共信号线地址总线AB：用来传送CPU输出的地址信号，确定被访问的存储单元、I/O端口。地址线的根数决定了CPU的寻址范围。

CPU的寻址范围=2n，

n--地址线根数数据总线DB：在CPU与存储器、I/O接口之间数据传送的公共通路。数据总线的条数(字长)决定CPU一次最多可以传送的数据宽度。控制总线CB：用来传送各种控制信号,如读、写等20（四）主机硬件系统——总线BUS连接多个功能部件的一组公共2.微型计算机的软件系统软件定义：为运行、管理和维护计算机系统或为实现某一功能而编写的各种程序的总和及其相关资料文档。系统软件应用软件操作系统编译系统网络系统工具软件软件212.微型计算机的软件系统软件定义：为运行、管理和维护计算机3.微型计算机的物理结构CPU北桥南桥RAMCacheAGPCRTBIOSKBD，Mouse串行/并行接口HDD/CDROM(IDE)FDDUSBPCIISA前端总线/CPU总线接口卡外设总线扩展槽223.微型计算机的物理结构CPU北桥南桥RAMCacheAGP微型计算机的物理结构23微型计算机的物理结构23INTEL845GE主板24INTEL845GE主板24主板的主要硬件构成CPU插座芯片组（南北桥/加速中心HUB）内存插槽

高速缓存（现已集成到CPU内部）系统BIOS，硬件控制CMOS，存放硬件配置参数、系统自检及引导程序

总线扩展槽，PCI、ISA串行、USB、并行接口软/硬盘、光驱插座25主板的主要硬件构成CPU插座25芯片组CPU的外围控制芯片，通常为2片两种架构：南北桥、HUB（加速中心）南北桥北桥——提供CPU/主存/高速缓存的连接、AGP接口、PCI桥接南桥——提供USB、IDE(FDD/HDD)、串/并口及ISA桥接等例如：Intel440BX、VIA694(KT133)+686B、SiS645等HUBGMCH——AGP接口、存储器通道ICH——PCI桥接、IDE控制器、USB、串/并口FWH——系统BIOS、显示BIOS、随机数发生器例如：Intel810、Intel815、Intel845等26芯片组CPU的外围控制芯片，通常为2片26二、计算机的工作过程存储程序计算机—又称为冯•诺依曼型计算机以运算器为核心、以存储程序原理为基础将计算过程描述为由许多条指令按一定顺序组成的程序，即程序是由多条有逻辑关系的指令组成，指令的长度不等（一般为1～4字节）数据和程序均以二进制代码的形式不加区别地存放在存储器中，存放位置由地址指定，地址码也是二进制形式由控制器控制整个程序和数据的存取以及程序的执行指令驱动27二、计算机的工作过程存储程序计算机—又称为冯•诺依曼型计算机存储程序计算机的工作原理控制器按预先存放在计算机存储器中的程序的流程自动地连续取出指令并执行之。运算器输出设备控制器输入设备存储器指令流控制命令数据流28存储程序计算机的工作原理控制器按预先存放在计算机存储器中的程程序的执行过程程序指令1指令2指令3指令4指令n……取指令指令译码取操作数执行指令存结果指令周期操作码操作数执行1.CPU如何知道从哪里取出程序的第一条指令？——操作系统OS2.CPU如何按程序控制流执行指令？——程序计数器PC3.CPU如何知道从哪里取操作数？——地址、寻址方式执行PC29程序的执行过程程序指令1指令2指令3指令4指令n……取指令例：计算5+8（p35）汇编语言程序 对应的机器语言指令对应的操作------------------------------------------------------------------------------------MOVAL,5 10110000

将立即数1传送到累加寄存器AL中

00000101 ADDAL,8 00000100

计算两个数的和，结果存放到AL中

00001000 HLT

11110100

停机 注意:

指令在内存中存放形式见P36图2-8指令执行过程见P36-39图2-9~2-1230例：计算5+8（p35）汇编语言程序 对应的机器语言指令指令执行过程(取指/译码/执行)累加器A加法器数据寄存器DR指令寄存器IR指令译码器ID时序逻辑电路时序控制信号（控制命令）1011000000000101000001000000100011110100内部总线存储器01234程序计数器PC地址MOVA,5ADDA,8HLT地址总线AB+1③地址译码器读写控制电路④输出地址10110000⑦锁存指令锁存数据⑥置初值①②输出指令地址锁存地址②读写命令CB⑤⑧指令译码锁存输出地址寄存器AR数字总线DBCPUM注意:

本例子与I/O接口无关31指令执行过程(取指/译码/执行)累加器A加法器数据寄存器DR§2.28088/8086微处理器MP(也即CPU)主要内容：8088CPU外部引线及功能；8088CPU的内部结构和特点；各内部寄存器Regs的功能；8088的工作时序。32§2.28088/8086微处理器MP(也即CPU)主要一、概述8088、8086基本类似16位CPU、AB宽度20位差别：指令预取队列：8088为4字节，8086为6字节数据总线引脚：8088有8根，8086有16根控制线引脚：8088为IO/M，而8086为M/IO8088为准16位CPU，内部DB为16位，但外部仅为8位，16位数据要分两次传送本课程主要介绍8088（IBMPC采用）33一、概述8088、8086基本类似33指令预取队列(IPQ)指令的一般执行过程：

取指令指令译码

（前2步合称为取指）读取操作数执行指令存放结果（最后3步统称指令执行）34指令预取队列(IPQ)指令的一般执行过程：34串行工作方式：8088以前的CPU采用串行工作方式：

1）CPU访问存储器(存取数据或指令)时要等待总线操作的完成2）CPU执行指令时总线处于空闲状态

缺点：CPU无法全速运行解决：总线空闲时预取指令，使CPU需要指令时能立刻得到取指令1执行1取操作数2执行2CPUBUS忙碌忙碌忙碌忙碌存结果1取指令235串行工作方式：8088以前的CPU采用串行工作方式：取指令执取指令和执行指令示意图（1）8位CPU（如8080）t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行436取指令和执行指令示意图（1）8位CPU（如8080）t忙忙忙取指令和执行指令示意图（2）8位CPU（如8080）t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行416位CPU（8086/8088）t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行4··················t37取指令和执行指令示意图（2）8位CPU（如8080）t忙忙忙并行工作方式：8088CPU采用并行工作方式取指令2取操作数BIU存结果取指令3取操作数取指令4执行1执行2执行3

EUBUS忙碌忙碌忙碌忙碌忙碌忙碌

CPU38并行工作方式：8088CPU采用并行工作方式取指令2取操作数8088的流水线操作8088CPU包括两大部分：EU和BIUBIU不断地从存储器取指令送入IPQ，EU不断地从IPQ取出指令执行EU和BIU构成了一个简单的2工位流水线指令预取队列IPQ是实现流水线操作的关键（类似于工厂流水线的传送带）新型CPU将一条指令划分成更多的阶段，以便可以同时执行更多的指令例如，PIII为14个阶段，P4为20个阶段(超级流水线)398088的流水线操作8088CPU包括两大部分：EU和BI结论指令预取队列IPQ的作用：使EU和BIU两个部分可同时进行工作，从而带来了以下两个好处：提高了CPU的效率降低了对存储器存取速度的要求40结论指令预取队列IPQ的作用：408088/8086CPU的特点采用并行流水线工作方式对内存空间实行分段管理：每段大小为16B～64KB用段地址和段内偏移实现对1MB空间的寻址设置地址段寄存器指示段的首地址支持多处理器系统（最大模式）；片内无浮点运算部件，浮点运算由数学协处理器8087支持（或用软件模拟）

注：80486DX以后的CPU已将数学协处理器作为标准部件集成到CPU内部418088/8086CPU的特点采用并行流水线工作方式418088CPU的两种工作模式8088可工作于两种模式：最小模式和最大模式最小模式为单处理机模式，控制信号较少，一般可不必外接总线控制器。最大模式为多处理机模式，控制信号较多，CPU必须通过总线控制器与总线相连。428088CPU的两种工作模式8088可工作于两种模式：42二、8088CPU的引线及功能40引脚定义方法可大致分为：：每个引脚只传送一种信息（RD等）；引脚电平的高低不同的信号（IO/M等）；CPU工作于不同方式有不同的名称和定义（WR/LOCK等）；分时复用引脚（AD7

～AD0等）；引脚的输入和输出分别传送不同的信息（RQ/GT等）。43二、8088CPU的引线及功能40引脚定义方法可大致分为：地址/数据线地址/状态线非屏蔽中断可屏蔽中断请求最小最大模式控制MN/MX=1,最小模式MN/MX=0,最大模式读信号总线保持请求信号总线保持相应信号写信号存储器/IO控制信号M/IO=1,选中存储器M/IO=0,选中IO接口数据发送/接收信号DT/R=1,发送DT/R=0,接收数据允许信号地址允许信号中断响应信号测试信号:执行WAIT指令，CPU处于空转等待;TEST有效时,结束等待状态。准备好信号:表示内存或I/O设备准备好，可以进行数据传输。复位信号8086CPU引脚功能44地址/数据线地址/状态线非屏蔽中断可屏蔽中断请求读信号总线保8086在最小模式下的典型配置458086在最小模式下的典型配置458086CPU两种组态：8086CPU的最大模式典型配置468086CPU两种组态：8086CPU的最大模式典型配置4主要引线（最小模式下）8088是工作在最小还是最大模式由MN/MX端状态决定：MN/MX=0时工作于最大模式，反之工作于最小模式。数据信号线(DB)与地址信号线(AB)：AD7～AD0：三态，地址/数据复用线。ALE有效时为地址的低8位。地址信号有效时为输出，传送数据信号时为双向。A19～A16：三态，输出。高4位地址信号，与状态信号S6-S3分时复用。A15～A8：三态，输出。输出8位地址信号。47主要引线（最小模式下）8088是工作在最小还是最大模式由MN主要的控制(CB)和状态信号WR：三态，输出。写命令信号；RD：三态，输出。读命令信号；IO/M：三态，输出。指出当前访问的是存储器还是I/O接口。高：I/O接口，低：内存DEN：三态，输出。低电平时，表示DB上的数据有效；RESET：输入，为高时，CPU执行复位；ALE：三态，输出。高：AB地址有效；DT/R：三态，输出。数据传送方向，高：CPU输出，低：CPU输入48主要的控制(CB)和状态信号WR：三态，输出。写命令信号RESET复位时序复位时，8086CPU将使总线处于如下状态：地址线浮空(高阻态)，直到8086CPU脱离复位状态，开始从FFFF0H单元取指令；ALE、HLDA信号变为无效(低电平)；其他控制信号线，先变高一段时间(相应于时钟脉冲低电平的宽度)，然后浮空。另外，复位时CPU内寄存器状态为：标志寄存器、指令指针(IP)、DS、SS、ES清零；CS置FFFFH；指令队列变空。49RESET复位时序复位时，8086CPU将使总[例]：当WR=1，RD=0，IO/M=0时，表示CPU当前正在进行读存储器操作。50[例]：50基本控制信号的组合方法51基本控制信号的组合方法51READY信号(输入)：用于协调CPU与存储器、I/O接口之间的速度差异READY信号由存储器或I/O接口发出。READY=0时，CPU就在T3后插入TW周期，插入的TW个数取决于READY何时变为高电平。52READY信号(输入)：用于协调CPU与存储器、I/O接口之中断请求和响应信号INTR：输入，可屏蔽中断请求输入端。

高电平：有INTR中断请求NMI：输入，非屏蔽中断请求输入端。

低高（上升沿），有NMI中断请求INTA：输出，对INTR信号的响应。53中断请求和响应信号INTR：输入，可屏蔽中断请求输入端。53总线保持信号HOLD：总线保持请求信号输入端。当CPU

以外的其他设备(如DMA)要求占用总线时，通过该引脚向CPU发出请求。HLDA：输出，对HOLD信号的响应。为高电平时，表示CPU已放弃总线控制权，所有三态信号线均变为高阻状态。54总线保持信号HOLD：总线保持请求信号输入端。当CPU54三、8088CPU的内部结构8088内部由两部分组成：执行单元（EU）总线接口单元（BIU）55三、8088CPU的内部结构8088内部由两部分组成：执行执行单元EU功能:

执行指令

从指令队列中取指令代码译码在ALU中完成数据的运算运算结果的特征保存在标志寄存器FLAGS中。56执行单元EU功能:执行指令56执行单元EU包括

算术逻辑单元（运算器ALU）8个通用寄存器（通用Regs）1个标志寄存器（Flags）

EU部分控制电路（部分CU）57执行单元EU包括57总线接口单元BIU功能：从内存中取指令送入指令预取队列IPQ负责与内存或输入/输出接口之间的数据传送在执行转移程序时，BIU使指令预取队列IPQ复位，从指定的新地址取指令，并立即传给执行单元执行。58总线接口单元BIU功能：588088的内部寄存器含14个16位寄存器，按功能可分为三类8个通用寄存器（通用Regs）4个段寄存器（SegRegs）2个控制寄存器（ConRegs）专用Regs598088的内部寄存器含14个16位寄存器，按功能可分为三类专通用寄存器（通用Regs）

数据寄存器（AX，BX，CX，DX）地址指针寄存器（SP，BP）变址寄存器（SI，DI）60通用寄存器（通用Regs）60数据寄存器8088含4个16位数据寄存器，它们又可分为8个8位寄存器，即：AXAH，ALBXBH，BLCXCH，CLDXDH，DL作用:

常用来存放参与运算的操作数或运算结果61数据寄存器8088含4个16位数据寄存器，它们又可分为8个8数据寄存器特有的习惯用法AX：累加器。多用于存放中间运算结果;所有I/O指令必须都通过AX与接口传送信息.BX：基址寄存器。在间接寻址中用于存放基地址；CX：计数寄存器。用于在循环或串操作指令中存放循环次数或重复次数.DX：数据寄存器。在32位乘除法运算时存放高16位数;在间接寻址的I/O指令中存放I/O端口地址。62数据寄存器特有的习惯用法AX：累加器。多用于存放中间运算结果地址指针寄存器SP：堆栈指针寄存器.

其内容为栈顶的偏移地址；BP：基址指针寄存器.常用于在访问内存时存放内存单元的偏移地址。63地址指针寄存器SP：堆栈指针寄存器.63BX与BP在应用上的区别相同点:

作为通用寄存器，二者均可用于存放数据；不同点:

作为基址寄存器，BX通常用于寻址数据段；

BP通常用于寻址堆栈段。BX一般与DS或ES搭配使用;

BP一般与SS拾配.注：间接寻址时仅BX、BP、SI、DI可用于存储器寻址；仅DX可用于I/O寻址。64BX与BP在应用上的区别相同点:作为通用寄存器，注：间接寻变址寄存器SI：源变址寄存器DI：目标变址寄存器作用:

变址寄存器常用于指令的间接寻址或变址寻址。特别是在串操作指令中，用SI存放源操作数的偏移地址，而用DI存放目标操作数的偏移地址。65变址寄存器SI：源变址寄存器65段寄存器（专用SegRegs

）作用:

用于存放逻辑段的段基地址

(逻辑段的概念后面将要介绍)

CS：代码段寄存器代码段用于存放指令代码

DS：数据段寄存器

ES：附加段寄存器数据段和附加段用来存放操作数

SS：堆栈段寄存器

堆栈段用于存放返回地址，保存寄存器内容，传递参数堆栈段SS数据段DS/ES代码段CS66段寄存器（专用SegRegs）作用:用于存放逻控制寄存器（专用ConRegs

）IP：指令指针寄存器，其内容为下一条要执行的指令的偏移地址FLAGS：标志寄存器状态标志：存放运算结果的特征6个状态标志位(CF，SF，AF，PF，OF，ZF)控制标志：控制某些特殊操作3个控制标志位(IF，TF，DF)ODITSZAPC1502467891011FLAGS67控制寄存器（专用ConRegs）IP：指令指针寄存器，其四、存储器M寻址物理地址8088：20根地址线，可寻址220=1MB个存储单元CPU送到AB上的20位的地址称为物理地址

68四、存储器M寻址物理地址68物理地址物理地址..60000H60001H60002H60003H60004H...12HF0H1BH08H存储器的操作完全基于物理地址。问题：8088的内部总线和内部寄存器均为16位，如何生成20位地址？解决：存储器分段69物理地址物理地址.12HF0H1BH08H存储器的操作完全基存储器分段高地址低地址段基址段基址段基址段基址最大64KB，最小16B段i-1段i段i+170存储器分段高地址低地址段基址段基址段基址段基址最大64KB，逻辑地址段基地址和段内偏移组成了逻辑地址

段地址偏移地址(偏移量)

格式为：段地址:偏移地址

物理地址=段基地址×16+偏移地址60002H00H12H60000H0000段基地址（16位）段首地址××ו••×××偏移地址=0002H71逻辑地址段基地址和段内偏移组成了逻辑地址60002H00H1BIU中的地址加法器用来实现逻辑地址到物理地址的变换8088可同时访问4个段，4个段寄存器中的内容指示了每个段的基地址段基址段内偏移物理地址+16位20位000072BIU中的地址加法器用来实现逻辑地址到物理地址的变换段基址段默认段和偏移寄存器8086规定了访问存储器段的规则：此规则定义了段地址寄存器和偏移地址寄存器的组合方式，其默认规则如下表：段地址默认偏移地址用于访问CSIP指令SSSP、BP堆栈中的数据DSBX、DI、SI、8位或16位数数据段中的数据ES串指令的DI目标串操作数73默认段和偏移寄存器8086规定了访问存储器段的规则：段地址默[例]：已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，

DS段有一操作数，其偏移地址=0204H，

1)画出各段在内存中的分布

2)指出各段首地址

3)该操作数的物理地址=？10550H250A0H2EF00H8FF00HCSSS

CSDSES解：

各段分布及段首址见右图所示。操作数的物理地址为：250AH×10H+0204H=252A4H这个例子说明：段与段可以不连续段之间可以重叠74[例]：已知CS=1055H，DS=250AH，ES=2EF堆栈及堆栈段的使用操作规则:

内存中一个按FILO方式（先进后出）操作的特殊区域.两种操作:

每次压栈和退栈均以WORD（16位）为单位.操作指示:SS存放堆栈段地址，SP存放段内偏移，SS:SP构成了堆栈指针.作用:

堆栈用于存放返回地址、过程参数或需要保护的数据;常用于响应中断或子程序调用.75堆栈及堆栈段的使用操作规则:内存中一个按FILO方式（先进堆栈操作示例SPSSSS压栈前退栈后高低低高高12HSSF0HSP压栈后低高SPSPSPF0H12HSP76堆栈操作示例SPSSSS压栈前退栈后高低低高高12HSSF0[例]：(1)若已知（SS）=1000H（SP）=2000H则堆栈段的段首地址=？栈顶地址=？(2)若现在把1234H送入堆栈，则它所在的存储单元地址=？(3)若该段最后一个单元地址为12FFFH，则栈底地址=？段首栈底栈顶堆栈段解:(1)段首地址=10000H,栈顶地址=10000+2000=12000H(2)低8位数据34H在11FFFH地址中,而高8位数据12H在11FFEH中(3)栈底地址=13000H34H12H77[例]：(1)若已知（SS）=1000H（SP）=2000H五、时序时序的概念：CPU各引脚信号在时间上的关系。指令周期：CPU完成一条指令所需的时间。一个指令周期由多个总线周期组成。总线周期：CPU完成一次访问内存(或接口)操作所需要的时间。一个总线周期至少包括4个时钟周期。在5MHz的工作频率时，一个标准总线周期为0.8μs。时钟周期：由时钟发生器产生。是计算机内部最小的时间单位，用Ti表示。晶振周期：晶体振荡器输出的周期。它一般分频后变为时钟周期，再作为内部工作单位。(总线周期的时序参见教材p51-52)78五、时序时序的概念：CPU各引脚信号在时间上的关系。78§2.3系统总线

主要内容：总线的基本概念和分类；总线的工作方式；常用系统总线标准。79§2.3系统总线主要内容：79一、概述总线：

是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控制信息的公共通道。地址总线（AB）数据总线（DB）控制总线（CB）80一、概述总线：地址总线（AB）80总线结构的优点简化系统设计（模块化）提高兼容性便于扩充升级便于维修减低生产成本81总线结构的优点简化系统设计（模块化）81总线分类

CPU总线：CPU

其他部件系统总线：主机I/O接口外部总线：微机外设片内总线片外总线按相对CPU的位置按层次结构82总线分类CPU总线：CPU其总线结构单总线结构简单，但总线竞争严重CPUMMI/OI/OI/O83总线结构单总线结构CPUMMI/OI/O多总线结构面向CPU的双总线结构面向主存的双总线结构双总线结构多总线结构84多总线结构面向CPU的双总线结构双总线结构84多总线结构(续)教材p55图2-23：面向CPU的双总线结构把需要很高带宽的主存储器用存储总线单独与CPU相连问题：外设到主存的数据传输必须通过CPU，

传输效率低，无法实现DMA传输图2-24：面向主存的双总线结构主存储器即与CPU直接连接，又与系统总线连接，较好地解决了上述问题85多总线结构(续)教材p5585二、总线技术*总线传输需要解决的问题：传输同步——协调通信双方的传输操作同步、异步、半同步总线仲裁——消除多个设备同时使用总线造成的冲突现象Master查询，Slave独立请求出错处理信号驱动86二、总线技术*总线传输需要解决的问题：86同步方式同步传输——用公共的时钟统一各部件数据发送和接收的时机异步传输——用控制和状态信号协调各部件数据发送和接收的时机半同步——用公共的时钟统一控制和状态信号的产生时机（即控制和状态信号与时钟是同步的），但数据发送和接收的时机仍不固定87同步方式同步传输——用公共的时钟统一各部件数据发送和接收的总线仲裁用来决定某一时刻哪一个部件可以使用总线集中控制——统一由总线控制器进行控制分散控制——总线控制由各部件共同实现，所有部件均按统一的规则来访问总线88总线仲裁用来决定某一时刻哪一个部件可以使用总线88总线仲裁——集中控制1）链式查询（p59图2-28）——基本原理是：部件提出申请（BR）总线控制器发出批准信号（BG）提出申请的部件截获BG，并禁止BG信号进一步向后传播提出申请的部件发出总线忙信号（BS），开始使用总线。总线忙信号将阻止其他部件使用总线，直到使用总线的设备释放总线电路最简单，但优先级固定，不能改变89总线仲裁——集中控制1）链式查询（p59图2-28）——总线仲裁——集中控制2）计数器查询——（p60图2-29）基本原理是：需要使用总线的部件提出申请（BR）总线控制器发出递增的设备地址提出申请的设备检查设备地址，若与自己的地址匹配，就发出总线忙信号（BS），然后就可以使用总线总线控制器根据检测到BS信号时的设备地址就知道当前哪个设备使用了总线调整设备地址发出的顺序即可改变优先级别仲裁过程较慢90总线仲裁——集中控制2）计数器查询——（p60图2-29总线仲裁——集中控制

3）独立请求——（p60图2-30）基本原理是：每个设备都拥有独立的总线请求线和总线应答线总线控制器对所有的总线请求进行优先级排队，并响应级别最高的请求得到响应的设备将占用总线进行传输最常用，响应速度最快PC机中使用的8237DMAC采用此种方式91总线仲裁——集中控制3）独立请求——（p60图2-30三、常见的系统总线ISA（8/16位）PCI（32/64位）AGP（加速图形端口，用于提高图形处理能力）自学:P61~P64自行查找资料：ISA、PCI、AGP分别位于系统的的哪一个部分？92三、常见的系统总线ISA（8/16位）92总线的主要性能指标总线带宽（B/S）：单位时间内总线上可传送的数据量总线位宽（bit）：能同时传送的数据位数总线的工作频率（MHz）总线带宽=(位宽/8)(工作频率/每个存取周期的时钟数)93总线的主要性能指标总线带宽（B/S）：单位时间内总线上可传送四、8088系统总线最小模式——仅支持单处理器（p65图2-32）最小模式下主要解决：地址与数据的分离地址锁存电路实现方案用3片8位的锁存器8282实现地址锁存。ALE为锁存控制信号，OE#≡0使锁存的地址直接输出；用1片双向三态门8286用作数据总线驱动和隔离，DT/R#作为方向控制，DEN#作为开门信号；其他控制信号由8088直接产生。94四、8088系统总线最小模式——仅支持单处理器（p65图2-最小模式下的连接示意图8088CPU••控制总线数据总线地址总线地址锁存数据收发器ALE时钟发生器3片8282DT/R#DEN#828695最小模式下的连接示意图8088•控制总线数据总线地址总线地址最大模式最大模式——可支持多处理器（p66图2-33）大多数控制信号是由总线控制器8288对S0#、S1#、S2#三个信号译码得到，如DT/R#、ALE、DEN#、IOR#、IOW#、MEMR#、MEMW#信号。DB和AB的构成基本同最小模式。PC/XT机的总线采用了最大模式，但有三点区别：地址总线驱动用2个74LS373和1个74LS244代替3个8282；数据总线驱动用74LS245代替8286；支持DMA传送。96最大模式最大模式——可支持多处理器（p66图2-33）96最大模式下的连接示意图8088CPU数据总线地址总线地址锁存数据收发ALE时钟发生器总线控制器控制总线828282868288S0#S1#S2#97最大模式下的连接示意图8088数据总线地址总线地址数据ALE常用接口芯片介绍8282/74LS373——具有三态正相输出的锁存器内部结构:p67图2-34，内部包含8个D触发器引脚：DI0～DI7输入DO0～DO7输出STB锁存信号OE#输出允许功能：STB=1锁存数据OE#=0将锁存的数据输出功能类似的还有8283——但为反相输出98常用接口芯片介绍8282/74LS373——具有三态总线驱动器8286/74LS245——双向三态驱动器(p68图2-36)引脚：A0～A7和B0～B7双向数据线OE#输出允许T方向控制功能：OE#=0时，门导通；门导通时:T=0，B→A；T=1，A→B功能类似的还有8287——但为反相输出99总线驱动器8286/74LS245——双向三态驱动器总线驱动器（续）74LS244——三态门驱动器（含8个门）引脚：I1～I8和O1～O8输入线和输出线E1#，E2#使能信号，各控制4个三态门功能：E1#=0，E2#=0，门导通，否则输出为高阻态100总线驱动器（续）74LS244——三态门驱动器（含8个门作业：p91-922.12.10（1）（2）2.122.15～2.20101作业：p91-922.1101第2章

微型计算机基础102第2章

微型计算机基础1主要内容：微型机的构成及工作原理8088/8086CPU的结构及工作原理系统总线103主要内容：微型机的构成及工作原理2§2.1微型机的基本结构掌握：微机系统的基本组成微型机的工作原理微机8088的存储器组织104§2.1微型机的基本结构掌握：3一、微型计算机系统组成微型计算机系统的三个层次

微处理器(Microprocessor)

微型计算机(Microcomputer)微型计算机系统(Microcomputer

System)105一、微型计算机系统组成微型计算机系统的三个层次4微型计算机系统的三个层次微处理器CPU存储器I/O接口总线硬件系统软件系统微型计算机系统微型计算机(主机)外设ALU寄存器控制器键盘、鼠标显示器软驱、硬盘、光驱打印机、扫描仪系统软件应用软件106微型计算机系统的三个层次微处理器CPU硬件系统微型微核心级——微处理器微处理器简称CPU，是计算机的核心，主要包括：

运算器ALU

控制器CU寄存器组Registers(简称Regs或R)CPU实现了运算功能和控制功能107核心级——微处理器微处理器简称CPU，是计算机的核心，主要包硬件系统级——微型计算机以微处理器为核心，配上只读存储器(ROM)、读写存储器(RAM)、输入/输出(I/O)接口电路及系统总线等部件，就构成了微型计算机。将CPU、存储器、I/O接口、总线等集成在一片超大规模集成电路芯片上，称为单片微型计算机，简称单片机。108硬件系统级——微型计算机以微处理器为核心，配上只读存储器(R系统级以微型计算机为中心，配以相应的外围设备以及控制微型计算机工作的软件，就构成了完整的微型计算机系统。微型计算机如果不配有软件，通常称为裸机软件分为系统软件和应用软件两大类。109系统级以微型计算机为中心，配以相应的外围设备以及控制微型计算一、微型计算机的基本结构微处理器（CPU）存储器(M)输入/输出接口(I/O接口)总线(BUS)1.微型计算机的硬件系统110一、微型计算机的基本结构微处理器（CPU）1.微型计算机的微型计算机的概念结构存储器I/O接口输入设备I/O接口地址总线AB输出设备CPU数据总线DB控制总线CBI/O接口AB:AddressBusDB:DataBusCB:ControlBus111微型计算机的概念结构存I/O输I/O地址总线AB输数据总线（一）主机硬件系统——CPU作用:计算机的控制中心，提供运算、判断能力构成：ALU、CU、Regs（P29图2-3）例：Intel8088/8086、PIII、P4、CeleronAMDK7（Athlon、Duron）CPU的位数(字长)：4位、8位、16位、32位、64位是指一次能处理的数据的位数112（一）主机硬件系统——CPU作用:计算机的控制中心，提（二）主机硬件系统——存储器M功能:存放程序和数据的记忆装置用途：存放程序和要操作的各类信息（数据、文字、图像、。。。）分类:内存：ROM、RAM特点：随机存取，速度快，容量小外存：磁盘(软/硬盘、光盘、半导体盘、U盘…特点：顺序存取/块存取，速度慢，容量大113（二）主机硬件系统——存储器M功能:存放程序和数据的记有关内存储器M的几个概念(1)内存单元的地址和内容(2)内存容量(3)内存的操作(4)内存的分类114有关内存储器M的几个概念(1)内存单元的地址和内容13

(1)内存单元的地址和内容内存包含有很多存储单元(每个内存单元包含8bit)，为区分不同的内存单元，对计算机中的每个内存单元进行编号，内存单元的编号就称为内存单元的地址。1011011038F04H内存单元地址内存单元内容......Bit7654321001011000*内存单元有时又称为地址单元115

(1)内存单元的地址和内容内存包含有很多存储单元(2)内存容量即内存单元的个数，以字节Byte为单位。注意：内存空间与内存容量的区别

内存容量：实际配置的内存大小。例：某微机配置2条128MB的SDRAM内存条，其内存容量为256MB

内存空间：又称存储空间、寻址范围，是指微机的最大的寻址能力，与CPU的地址总线宽度有关。116(2)内存容量即内存单元的个数，以字节Byte为单位。15(3)

内存操作读：将内存单元的内容取入CPU，原单元内容不改变；写：CPU将信息放入内存单元，单元中原内容被覆盖；刷新：对CPU透明，仅动态存储器有此操作内存的读写的操作步骤为：CPU把要读写的内存单元的地址放到AB上若是写操作，CPU紧接着把要写入的数据放到DB上CPU通过CB发出读写命令数据被写入指定的单元或从指定的单元读出到DB若是读操作，CPU紧接着从DB上取回数据参见P30图2-5117(3)内存操作读：将内存单元的内容取入CPU，原单元内容不(4)

内存储器的分类读写存储器或随机存取存储器（RAM）可读可写易失性，临时存放程序和数据只读存储器（ROM）工作时只能读非易失性，永久或半永久性存放信息118(4)内存储器的分类读写存储器或随机存取存储器（RAM）1（三）主机硬件系统—输入/输出接口简写为I/O接口，是CPU与外部设备间的桥梁CPUI/O接口外设119（三）主机硬件系统—输入/输出接口简写为I/O接口，是CPU接口的功能提供驱动外设的电压或电流；匹配计算机与外设之间的信号电平、速度、信号类型、数据格式等；缓存CPU发给外设的数据、控制命令和外设提供的运行状态信息；提供两者间数据传递控制方式:DMA控制、中断控制(还有无条件、查询）。120接口的功能提供驱动外设的电压或电流；19（四）主机硬件系统——总线BUS连接多个功能部件的一组公共信号线地址总线AB：用来传送CPU输出的地址信号，确定被访问的存储单元、I/O端口。地址线的根数决定了CPU的寻址范围。

CPU的寻址范围=2n，

n--地址线根数数据总线DB：在CPU与存储器、I/O接口之间数据传送的公共通路。数据总线的条数(字长)决定CPU一次最多可以传送的数据宽度。控制总线CB：用来传送各种控制信号,如读、写等121（四）主机硬件系统——总线BUS连接多个功能部件的一组公共2.微型计算机的软件系统软件定义：为运行、管理和维护计算机系统或为实现某一功能而编写的各种程序的总和及其相关资料文档。系统软件应用软件操作系统编译系统网络系统工具软件软件1222.微型计算机的软件系统软件定义：为运行、管理和维护计算机3.微型计算机的物理结构CPU北桥南桥RAMCacheAGPCRTBIOSKBD，Mouse串行/并行接口HDD/CDROM(IDE)FDDUSBPCIISA前端总线/CPU总线接口卡外设总线扩展槽1233.微型计算机的物理结构CPU北桥南桥RAMCacheAGP微型计算机的物理结构124微型计算机的物理结构23INTEL845GE主板125INTEL845GE主板24主板的主要硬件构成CPU插座芯片组（南北桥/加速中心HUB）内存插槽

高速缓存（现已集成到CPU内部）系统BIOS，硬件控制CMOS，存放硬件配置参数、系统自检及引导程序

总线扩展槽，PCI、ISA串行、USB、并行接口软/硬盘、光驱插座126主板的主要硬件构成CPU插座25芯片组CPU的外围控制芯片，通常为2片两种架构：南北桥、HUB（加速中心）南北桥北桥——提供CPU/主存/高速缓存的连接、AGP接口、PCI桥接南桥——提供USB、IDE(FDD/HDD)、串/并口及ISA桥接等例如：Intel440BX、VIA694(KT133)+686B、SiS645等HUBGMCH——AGP接口、存储器通道ICH——PCI桥接、IDE控制器、USB、串/并口FWH——系统BIOS、显示BIOS、随机数发生器例如：Intel810、Intel815、Intel845等127芯片组CPU的外围控制芯片，通常为2片26二、计算机的工作过程存储程序计算机—又称为冯•诺依曼型计算机以运算器为核心、以存储程序原理为基础将计算过程描述为由许多条指令按一定顺序组成的程序，即程序是由多条有逻辑关系的指令组成，指令的长度不等（一般为1～4字节）数据和程序均以二进制代码的形式不加区别地存放在存储器中，存放位置由地址指定，地址码也是二进制形式由控制器控制整个程序和数据的存取以及程序的执行指令驱动128二、计算机的工作过程存储程序计算机—又称为冯•诺依曼型计算机存储程序计算机的工作原理控制器按预先存放在计算机存储器中的程序的流程自动地连续取出指令并执行之。运算器输出设备控制器输入设备存储器指令流控制命令数据流129存储程序计算机的工作原理控制器按预先存放在计算机存储器中的程程序的执行过程程序指令1指令2指令3指令4指令n……取指令指令译码取操作数执行指令存结果指令周期操作码操作数执行1.CPU如何知道从哪里取出程序的第一条指令？——操作系统OS2.CPU如何按程序控制流执行指令？——程序计数器PC3.CPU如何知道从哪里取操作数？——地址、寻址方式执行PC130程序的执行过程程序指令1指令2指令3指令4指令n……取指令例：计算5+8（p35）汇编语言程序 对应的机器语言指令对应的操作------------------------------------------------------------------------------------MOVAL,5 10110000

将立即数1传送到累加寄存器AL中

00000101 ADDAL,8 00000100

计算两个数的和，结果存放到AL中

00001000 HLT

11110100

停机 注意:

指令在内存中存放形式见P36图2-8指令执行过程见P36-39图2-9~2-12131例：计算5+8（p35）汇编语言程序 对应的机器语言指令指令执行过程(取指/译码/执行)累加器A加法器数据寄存器DR指令寄存器IR指令译码器ID时序逻辑电路时序控制信号（控制命令）1011000000000101000001000000100011110100内部总线存储器01234程序计数器PC地址MOVA,5ADDA,8HLT地址总线AB+1③地址译码器读写控制电路④输出地址10110000⑦锁存指令锁存数据⑥置初值①②输出指令地址锁存地址②读写命令CB⑤⑧指令译码锁存输出地址寄存器AR数字总线DBCPUM注意:

本例子与I/O接口无关132指令执行过程(取指/译码/执行)累加器A加法器数据寄存器DR§2.28088/8086微处理器MP(也即CPU)主要内容：8088CPU外部引线及功能；8088CPU的内部结构和特点；各内部寄存器Regs的功能；8088的工作时序。133§2.28088/8086微处理器MP(也即CPU)主要一、概述8088、8086基本类似16位CPU、AB宽度20位差别：指令预取队列：8088为4字节，8086为6字节数据总线引脚：8088有8根，8086有16根控制线引脚：8088为IO/M，而8086为M/IO8088为准16位CPU，内部DB为16位，但外部仅为8位，16位数据要分两次传送本课程主要介绍8088（IBMPC采用）134一、概述8088、8086基本类似33指令预取队列(IPQ)指令的一般执行过程：

取指令指令译码

（前2步合称为取指）读取操作数执行指令存放结果（最后3步统称指令执行）135指令预取队列(IPQ)指令的一般执行过程：34串行工作方式：8088以前的CPU采用串行工作方式：

1）CPU访问存储器(存取数据或指令)时要等待总线操作的完成2）CPU执行指令时总线处于空闲状态

缺点：CPU无法全速运行解决：总线空闲时预取指令，使CPU需要指令时能立刻得到取指令1执行1取操作数2执行2CPUBUS忙碌忙碌忙碌忙碌存结果1取指令2136串行工作方式：8088以前的CPU采用串行工作方式：取指令执取指令和执行指令示意图（1）8位CPU（如8080）t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行4137取指令和执行指令示意图（1）8位CPU（如8080）t忙忙忙取指令和执行指令示意图（2）8位CPU（如8080）t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行416位CPU（8086/8088）t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行4··················t138取指令和执行指令示意图（2）8位CPU（如8080）t忙忙忙并行工作方式：8088CPU采用并行工作方式取指令2取操作数BIU存结果取指令3取操作数取指令4执行1执行2执行3

EUBUS忙碌忙碌忙碌忙碌忙碌忙碌

CPU139并行工作方式：8088CPU采用并行工作方式取指令2取操作数8088的流水线操作8088CPU包括两大部分：EU和BIUBIU不断地从存储器取指令送入IPQ，EU不断地从IPQ取出指令执行EU和BIU构成了一个简单的2工位流水线指令预取队列IPQ是实现流水线操作的关键（类似于工厂流水线的传送带）新型CPU将一条指令划分成更多的阶段，以便可以同时执行更多的指令例如，PIII为14个阶段，P4为20个阶段(超级流水线)1408088的流水线操作8088CPU包括两大部分：EU和BI结论指令预取队列IPQ的作用：使EU和BIU两个部分可同时进行工作，从而带来了以下两个好处：提高了CPU的效率降低了对存储器存取速度的要求141结论指令预取队列IPQ的作用：408088/8086CPU的特点采用并行流水线工作方式对内存空间实行分段管理：每段大小为16B～64KB用段地址和段内偏移实现对1MB空间的寻址设置地址段寄存器指示段的首地址支持多处理器系统（最大模式）；片内无浮点运算部件，浮点运算由数学协处理器8087支持（或用软件模拟）

注：80486DX以后的CPU已将数学协处理器作为标准部件集成到CPU内部1428088/8086CPU的特点采用并行流水线工作方式418088CPU的两种工作模式8088可工作于两种模式：最小模式和最大模式最小模式为单处理机模式，控制信号较少，一般可不必外接总线控制器。最大模式为多处理机模式，控制信号较多，CPU必须通过总线控制器与总线相连。1438088CPU的两种工作模式8088可工作于两种模式：42二、8088CPU的引线及功能40引脚定义方法可大致分为：：每个引脚只传送一种信息（RD等）；引脚电平的高低不同的信号（IO/M等）；CPU工作于不同方式有不同的名称和定义（WR/LOCK等）；分时复用引脚（AD7

～AD0等）；引脚的输入和输出分别传送不同的信息（RQ/GT等）。144二、8088CPU的引线及功能40引脚定义方法可大致分为：地址/数据线地址/状态线非屏蔽中断可屏蔽中断请求最小最大模式控制MN/MX=1,最小模式MN/MX=0,最大模式读信号总线保持请求信号总线保持相应信号写信号存储器/IO控制信号M/IO=1,选中存储器M/IO=0,选中IO接口数据发送/接收信号DT/R=1,发送DT/R=0,接收数据允许信号地址允许信号中断响应信号测试信号:执行WAIT指令，CPU处于空转等待;TEST有效时,结束等待状态。准备好信号:表示内存或I/O设备准备好，可以进行数据传输。复位信号8086CPU引脚功能145地址/数据线地址/状态线非屏蔽中断可屏蔽中断请求读信号总线保8086在最小模式下的典型配置1468086在最小模式下的典型配置458086CPU两种组态：8086CPU的最大模式典型配置1478086CPU两种组态：8086CPU的最大模式典型配置4主要引线（