理解和设计通信系统中差分滤波器

1、理解和设计通信系统中的差分滤波器当提到通信系统时，比起单端电路，差分电路总是能供应更加优异的性能。它们拥有更高的线性度、抗共模搅乱信号性能等。但是，对照较单端50欧姆系统，差分电路显得更奇特一些。某些RF工程师认为很难设计、测试和调试它们，对于差分滤波器特别这样。是时候揭开差分滤波器设计的奇特面纱了。RF信号链应用中差分电路的优点用户利用差分电路能够达到比利用单端电路更高的信号幅度。在同样电源电压下，差分信号可供应两倍于单端信号的幅度，它还能够供应更好的线性度和SNR性能。图1.差分输出振幅差分电路对外面EMI和周边信号的串扰拥有很好的抗扰性。这是由于接收的适用信号电压加倍，噪声对亲密耦合走线

2、的影响在理论上是同样的，它们互相抵消。差分信号产生的EMI经常也较低。这是由于信号电平的变化（dV/dt或生相反的磁场，再次互相抵消。dI/dt）产差分信号可控制偶数阶谐波。以下显现了连续波(CW)经过一个增益模块的示例。当使用一个单端放大器时，如图2所示，输出可表示为公式1和公式2。图2.单端放大器(1)(2)当使用一个差分放大器时，输入和输出如图3所示，表示为公式3、公式4、公式5和公式6。图3.差分放大器(3)(4)(6)理想情况下，输出没有任何偶数阶谐波，使得差分电路成为通信系一致个更好的选择。理解和设计通信系统中的差分滤波器截止频率、转折频率或拐点频率是系统频率响应的界线，此时流经系

3、统的能量开始减少（衰减或反射），而不是自由经过。图4.3dB截止频率点带内纹波指通带内插入耗费的颠簸。图5.带内纹波相位线性度指相移与目标频率范围内的频率成比率的程度。图6.相位线性度群延时衡量一个穿过受测器件的信号的各种正弦成分幅度包络的时间延缓，它与各成分的频率相关。图7.群延时表1.滤波器比较图8.巴特沃兹滤波器S21响应图9.椭圆滤波器S21响应图10.贝塞尔滤波器S21响应图11.切比雪夫I型滤波器S21响应图12.切比雪夫II型滤波器S21响应通信接收链中的IF滤波器基本上是低通滤波器或带通滤波器，它用于控制混叠信号以及有源器件产生的杂散，包括谐波和IMD产物等。利用该滤波器，接收

4、链可供应高SNR的信号供ADC解析。切比雪夫I型滤波器拥有优异的带内平坦度，阻带内滚降迅速且无均衡纹波响应，所以选择它作为拓扑结构。低通滤波器设计由于接收机IF滤波器用于控制杂散和混叠信号，所以阻带滚降越快越好，但更快的滚降意味着要使用更高阶器件。一般不介绍采用很高阶的滤波器，原因以下：在设计和调试阶段调谐困难。量产困难：电容间和电感间存在差异，会造成每块PCB板上的滤波器难以拥有同样的响应。PCB尺寸较大。一般使用七阶或更低阶的滤波器。同时，当器件的阶数同样时，若能承受更大的带内纹波，则能够采用更快的阻带滚降，尔后所需的响应经过指定选定频率点需要的衰减来定义。为了确定通带中的最大纹波量，应使

5、该规格等于系统要求的最大限值，这样有助于获得更快的阻带滚降。为了确定滤波器的阶数，应将目标频率除以滤波器的截止频率，使其归一化。比方，若要求带内纹波为0.1dB，3dB截止频率为100MHz。在250MHz时，要求控制性能为28dB，所以频率比为2.5。三阶低通滤波器可满足这一要求。若是滤波器的源阻抗为200，滤波器的负载阻抗也是200，则RS/RL为1使用电容作为第一元件。这样用户获得归一化的C1=1.433,L2=1.594,C3=1.433。若是fc为100MHz，使用公式7和公式8获得最后结果。(7)(8)其中：CSCALED为最后电容值。LSCALED为最后电感值。Cn为低通原型电容

6、元件值。Ln为低通原型电感元件值。RL为最后负载电阻值。fc为最后截止频率。C1SCALED=1.433/(2100106200)=11.4pFL2SCALED=(1.594200)/(2100106)=507.4nHC3SCALED=11.4pF电路如图13所示。图13.单端滤波器示例将单端滤波器转变为差分滤波器（拜会图14）。图14.单端滤波器转变为差分滤波器对各元件使用实质值，更新后的滤波器如图15所示。图15.最后差分滤波器注意，若是混频器或IF放大器的输出阻抗以及ADC的输入阻抗为容性，则考虑使用电容作为第一元件和最后元件会更好。别的，第一电容和最后电容的容值调谐速率（最少0.5pF

7、）必定高于混频器或IF放大器的输出阻抗以及ADC输入阻抗的容值。否则，调谐滤波器响应将特别困难。带通滤波器设计在通信系统中，当IF频率相当高时，需要滤除某些低频杂散，比方半IF杂散。为此需设计带通滤波器。对于带通滤波器，低频控制和高频控制不用对称。设计带通抗混叠滤波器的简单方法是先设计一个低通滤波器，尔后在滤波器最后一级的分流电容上并联一个分流电感，用以限制低频成分（分流电感是一个高通谐振极点）。若是一级高通电感还不够，可在第一级分流电容上再并联一个分流电感，从而更好地控制低频杂散。增加分流电感此后，再次调谐所有元件以获得正确的带外控制规格，尔后最后确定滤波器元件值。注意，对于带通滤波器，一般

8、不建议使用串通电容，由于这会增加调解睦调试的难度。电容值平时相当小，会碰到寄生电容很大的影响。应用示例以下是ADL5201和AD6641间滤波器设计的示例。ADL5201是一款高性能IF数字控制增益放大器(DGA)，针对基站实IF接收机应用或数字预失真(DPD)察看路径而设计。它拥有30dB增益控制范围，线性度极高，OIP3达到50dBm，电压增益约为20dB。AD6641是一款250MHz带宽DPD察看接收机，集成一个12位500MSPSADC、一个16,00012FIFO和一个多模式后端，赞同用户经过串行端口检索数据。该滤波器示例是一个DPD应用。下面是取自一个实质通信系统设计的一些带通滤

9、波器规格：中心频率：368.4MHz带宽：240MHz输入和输出阻抗：带内纹波：0.2dB插入耗费：1dB带外控制：30dB（614.4MHz时）要完成该示例设计：从单端低通滤波器设计开始（拜会图16）。图16.单端低通滤波器将单端滤波器变为差分滤波器。源阻抗和负载阻抗保持不变，所有电容并联，所有串通电感减半并放在另一差分路径中（拜会图17）。图17.采用理想元件的差分低通滤波器用实质值优化元件的理想值（拜会图18）。图18.采用实质值的差分低通滤波器。对于子系统级仿真，应在输入端增加ADL5201DGAS参数文件，并使用压控电压源来模拟滤波器输出端的AD6641ADC。为将低通滤波器变为带通

10、滤波器，增加两个分流电感：L7与C9并联，L8与C11并联。C12代表AD6641输入电容。R3和R4是放在AD6641输入端的两个负载电阻，用作滤波器的负载。AD6641输入为高阻抗。调谐后的情况拜会图19。采用理想元件的仿真结果如图20所示。图20.采用理想电感的滤波器传输响应。用实质器件（比方MurataLQW18A）的电感S参数文件代替所有理想电感。插入耗费比使用理想电感略高。仿真结果略有变化，如图21所示。图21.采用MurataLQW18A电感的滤波器传输响应。差分滤波器布局考虑成对差分走线的长度须同样。此规则源自这一事实：差分接收器检测正负信号超出互相的点，即交越点。所以，信号须

11、同时到达接收器才能正常工作。差分对内的走线布线须互相凑近。若是一对中的相邻线路之间的距离大于电介质厚度的2倍，则此间的耦合会很小。此规则也是基于差分信号相等但相反这一事实，若是外面噪声同样地搅乱两个信号，则其影响会互相抵消。同样，若是走线并排布线，则差分信号在相邻导线中引起的任何搅乱噪声都会被抵消。同一差分对内的走线间距在全长范围内须保持不变。若是差分走线互相凑近布线，它们将影响总阻抗。若是此间距在驱动器与接收器之间变化不定，则一路上会存在阻抗不般配，以致反射。差分对之间的间距应较宽，以使此间的串扰最小。若是在同一层上使用铜皮铺地，应加大从差分走线到铜皮铺地之间的缝隙。介绍最小缝隙为走线宽度的

12、3倍。图19.差分带通滤波器。在凑近差分对内偏斜源处引入少量弯波折曲的校正，从而降低这种偏斜（拜会图22）。图22.使用波折校正差分对布线时，应防范急转弯(90)（参见图23）。图23.防范90波折差分对布线时，应使用对称布线（拜会图24）。若需要测试点，应防范引入走线分支，而且测试点对付称放置（拜会图）。图24.对称布线指南图25.防范走线分支就降低对滤波器元件值的要求，减少印刷电路板(PCB)上的调谐工作量而言，寄生电容和电感觉尽可能小。与滤波器设计中的电感设计值对照，寄生电感可能不足挂齿。寄生电容对差分IF滤波器更加重要。IF滤波器设计中的电容只有几pF。若是寄生电容达到数十分之一pF，滤波器响应就会碰到相当大的影响。为了防范寄生电容影