计算机组成原理第一教案

1、文档编码 : CE9N4D1I5N9 HL1B7U5E6W8 ZA7V9O4G4Q6课题名师精编优秀教案复习课第一教案第五章指令系统课型教 学 目1.储备器的分级结构、基本组成和分类 2.明白 RAM 和 ROM 的工作原理的教学重点RAM 和 ROM 的工作原理难点教学方法 讲授、案例教学手段教学过程教学 时间复习：储备器（ Memory ）是运算机系统中的记忆设备,用来存放程序和数据；运算机中全部信息,包括输入的原始数据、运算机程序、中间运行结果和最终运行结果都 储存在储备器中；它依据把握器指定的位置存入和取出信息；有了储备器,运算 机才有记忆功能,才能保证正常工作；按用途储备器可分为主储

2、备器（内存）和帮忙储备器（外存）,也有分为外部储备器和内部储备器的分类方法；外存通常是 磁性介质或光盘等,能长期储存信息；内存指主板上的储备部件,用来存放当前正在执行的数据和程序,但仅用于暂时存放程序和数据,关闭电源或断电,数据 会丢失；1 简介 储备器的主要功能是储备程序和各种数据,并能在运算机运行过程中高速、自动 地完成程序或数据的存取；储备器是具有“ 记忆 ” 功能的设备,它接受具有两种稳固状态的物理器件来储备信 息；这些器件也称为记忆元件；在运算机中接受只有两个数码“ 0”和“ 1”的二进制来表示数据； 记忆元件的两种稳固状态分别表示为“ 0”和“ 1”；日常使用的十进制数必须转换成等

3、值的二进制数才能存入储备器中；运算机中处理的各种字符,例如英 文字母、运算符号等,也要转换成二进制代码才能储备和操作；名师精编 优秀教案储备器：存放程序和数据的器件 储备位：存放一个二进制数位的储备单元,是储备器最小的储备单位,或称记忆 单元 储备字：一个数（n 位二进制位）作为一个整体存入或取出时,称储备字 储备单元：存放一个储备字的如干个记忆单元组成一个储备单元 储备体：大量储备单元的集合组成储备体 储备单元地址：储备单元的编号 字编址：对储备单元按字编址 字节编址：对储备单元按字节编址 寻址：由地址查找数据,从对应地址的储备单元中访存数据；2 构成编辑 构成储备器的储备介质,储备元,它可

4、储备一个二进制代码；由如干个储备元组 成一个储备单元,然后再由许多储备单元组成一个储备器；一个储备器包含许多 储备单元,每个储备单元可存放一个字节（按字节编址）；每个储备单元的位置都 有一个编号,即地址,一般用十六进制表示；一个储备器中全部储备单元可存放 5 数据的总和称为它的储备容量；假设一个储备器的地址码由 20 位二进制数（即 位十六进制数）组成,就可表示 2 的 20 次方,即 1M 个储备单元地址；每个储备 单元存放一个字节,就该储备器的储备容量为 1MB ；3 工作原理编辑这里只介绍动态储备器DRAM 的工作原理；8 条；为了形成64K 地址,动态储备器每片只有一条输入数据线,而地

5、址引脚只有必需在系统地址总线和芯片 地址引线之间特地设计一个地址形成电路；使系统地址总线信号能分时地加到 8 个地址的引脚上,借助芯片内部的行锁存器、列锁存器和译码电路选定芯片内的 储备单元,锁存信号也靠着外部地址电路产生；当要从 DRAM芯片中读出数据时,CPU 第一将行地址加在A0-A7 上,而后送出RAS 锁存信号,该信号的下降沿将地址锁存在芯片内部；接着将列地址加到芯片 的 A0-A7 上,再送 CAS 锁存信号, 也是在信号的下降沿将列地址锁存在芯片内部；然后保持 WE=1 ,就在 CAS 有效期间数据输出并保持；当需要把数据写入芯片时,行列地址先后将RAS 和 CAS 锁存在芯片内

6、部,然后,WE 有效,加上要写入的数据,就将该数据写入选中的存贮单元；由于电容不行能长期保持电荷不变,必需定时对动态储备电路的各储备单元执行重读操作,以保持电荷稳固,这个过程称为动态储备器刷新；PC/XT 机中 DRAM的刷新是利用 DMA 实现的；第一应用可编程定时器 8253 的计数器 1,每隔 112 s产生一次 DMA 请求,该请求加在 DMA 把握器的 0 通道上；当 DMA 把握器 0 通道的请求得到响应时,DMA 把握器送出到刷新地址信号,对动态储备器执行读操作,每读一次刷新一行；4 功能编辑储备器 功能 寻址方式 掉电后 说明随机存取储备器（RAM ） 读、写 随机寻址 数据丢

7、失只读储备器（ ROM ）读 随机寻址 数据不丢失 工作前写入数据闪存（ Flash Memory ）读、写 随机寻址 数据不丢失名师精编 优秀教案先进先出储备器（FIFO） 读、写 次序寻址 数据丢失先进后出储备器（FILO ） 读、写 次序寻址 数据丢失5 分类编辑 按储备介质 半导体储备器：用半导体器件组成的储备器；磁表面储备器：用磁性材料做成的储备器；按储备方式 随机储备器：任何储备单元的内容都能被随机存取,且存取时间和储备单元的物理位置无关；次序储备器：只能按某种次序来存取,存取时间和储备单元的物理位置有关；按读写功能只读储备器 ROM ：储备的内容是固定不变的,器；各储备器之间的关

8、系只能读出而不能写入的半导体储备随机读写储备器 RAM ：既能读出又能写入的半导体储备器；按信息储存性储备系统的分级结构 非永久记忆的储备器：断电后信息即消逝的储备器；永久记忆性储备器：断电后仍能储存信息的储备器；按用途 依据储备器在运算机系统中所起的作用,可分为主储备器、帮忙储备器、高速缓冲储备器、把握储备器等；为明白决对储备器要求容量大,速度快,成本低三者之间的冲突,通常接受多级 储备器体系结构,即使用高速缓冲储备器、主储备器和外储备器；用途特点 高速缓冲储备器 Cache 高速存取指令和数据存取速度快,但储备容量小主储备器内存存放运算机运行期间的大量程序和数据存取速度较快,储备容量不 大

9、名师精编 优秀教案外储备器外存存放系统程序和大型数据文件及数据库储备容量大,位成本低6 原理分类编辑依据与 CPU 的接近程度,储备器分为内储备器与外储备器,简称内存与外存；内储备器又常称为主储备器（简称主存）,属于主机的组成部分；外储备器又常称为帮忙储备器（简称辅存） ,属于外部设备；CPU 不能像拜望内存那样,直接拜望外存,外存要与 CPU 或 I/O 设备进行数据传输,必需通过内存进行；在 80386 以上的高档微机中,仍配置了高速缓冲储备器（两部分；对于低档微机,主存即为内存；把储备器分为几个层次主要基于下述缘由：cache）,这时内存包括主存与高速缓存1、合懂得决速度与成本的冲突,以

10、得到较高的性能价格比；半导体储备器速度快,但价格高,容量不宜做得很大,因此仅用作与CPU 频繁沟通信息的内储备器；磁盘储备器价格较廉价,可以把容量做得很大,但存取速度较慢,因此用作存取次 数较少,且需存放大量程序、原始数据（许多程序和数据是暂时不参加运算的）和运行结果的外储备器；运算机在执行某项任务时,仅将与此有关的程序和原始数据从磁盘上调入容量较小的内存,通过CPU 与内存进行高速的数据处理,然后将最终结果通过内存再写入磁盘；这样的配置价格适中,综合存取速度就较快；为解决高速的 CPU 与速度相对较慢的主存的冲突,仍可使用高速缓存；它接受速 度很快、价格更高的半导体静态储备器,甚至与微处理器

11、做在一起,存放当前使 用最频繁的指令和数据；当 CPU 从内存中读取指令与数据时,将同时拜望高速缓 存与主存；假如所需内容在高速缓存中,就能马上猎取；如没有,再从主存中读 取；高速缓存中的内容是依据实际情形准时更换的；这样,通过增加少量成本即 可获得很高的速度；2、使用磁盘作为外存,不仅价格廉价,可以把储备容量做得很大,而且在断电时 它所存放的信息也不丢失,可以长期储存,且复制、携带都很便利；9 选用 储备器的类型将准备整个嵌入式系统的操作和性能,因此储备器的选择是一个非 常重要的决策；无论系统是接受电池供电仍是由市电供电,应用需求将准备储备器的类型 易失性或非易失性以及使用目的 储备代码、

12、数据或者两者兼有；另外,在选择过程中 ,储备器的尺寸和成本也是需要考虑的重要因素；对于较小的系统,微把握器自带的储备器就有可能中意系统要求,而较大的系统可能要求增加外部 储备器；为嵌入式系统选择储备器类型时,需要考虑一些设计参数,包括微把握 器的选择、电压范畴、电池寿命、读写速度、储备器尺寸、储备器的特性、擦除 / 写入的耐久性以及系统总成本；基本原就1内部储备器与外部储备器 一般情形下,当确定了储备程序代码和数据所需要的储备空间之后,设计工程师 将准备是接受内部储备器仍是外部储备器；通常情形下,内部储备器的性价比最 高但灵敏性最低,因此设计工程师必需确定对储备的需求将来是否会增长,以及 是否

13、有某种途径可以升级到代码空间更大的微把握器；基于成本考虑,人们通常 选择能中意应用要求的储备器容量最小的微把握器,因此在推测代码规模的时候 要必需特殊当心,由于代码规模增大可能要求更换微把握器；市场上存在各种规模的外部储备器器件,我们很简洁通过增加储备器来适应代码 规模的增加；有时这意味着以封装尺寸相同但容量更大的储备器替代现有的储备 器,或者在总线上增加储备器；即使微把握器带有内部储备器,也可以通过增加名师精编 优秀教案外部串行 EEPROM 或闪存来中意系统对非易失性储备器的需求；2引导储备器 在较大的微把握器系统或基于处理器的系统中,设计工程师可以利用引导代码进 行初始化；应用本身通常准

14、备了是否需要引导代码,以及是否需要特地的引导存 储器；例如,假如没有外部的寻址总线或串行引导接口,通常使用内部储备器,而不需要特地的引导器件；但在一些没有内部程序储备器的系统中,初始化是操 作代码的一部分,因此全部代码都将驻留在同一个外部程序储备器中；某些微控 制器既有内部储备器也有外部寻址总线,在这种情形下,引导代码将驻留在内部 储备器中,而操作代码在外部储备器中；这很可能是最安全的方法,由于转变操 作代码时不会显现意外地修改引导代码；在全部情形下,引导储备器都必需是非 易失性储备器；3配置储备器 对于现场可编程门阵列 FPGA ）或片上系统 SoC,人们使用储备器来储备配置信息；这种储备器

15、必需是非易失性EPROM 、EEPROM 或闪存； 大多数情形下, FPGA接受 SPI 接口,但一些较老的器件仍接受FPGA 串行接口；串行EEPROM 或闪存器件最为常用,EPROM 用得较少；4程序储备器 全部带处理器的系统都接受程序储备器,但设计工程师必需准备这个储备器是位 于处理器内部仍是外部；在做出了这个决策之后,设计工程师才能进一步确定存 储器的容量和类型；当然有的时候,微把握器既有内部程序储备器也有外部寻址 总线,此时设计工程师可以选择使用它们当中的任何一个,或者两者都使用；这 就是为什么为某个应用选择正确储备器的问题,常常由于微把握器的选择变得复 杂起来,以及为什么转变储备器

16、的规模也将导致转变微把握器的选择的缘由；假如微把握器既利用内部储备器也利用外部储备器,就内部储备器通常被用来存 储不常转变的代码,而外部储备器用于储备更新比较频繁的代码和数据；设计工 程师也需要考虑储备器是否将被在线重新编程或用新的可编程器件替代；对于需 要重编程功能的应用,人们通常选用带有内部闪存的微把握器,但带有内部 OTP 或 ROM 和外部闪存或 EEPROM 的微把握器也中意这个要求；为降低成本,外部 闪存可用来储备代码和数据,但在储备数据时必需当心防止意外修改代码；在大多数嵌入式系统中,人们利用闪储备备程序以便在线升级固件；代码稳固的 较老的应用系统仍可以使用 ROM 和 OTP

17、储备器,但由于闪存的通用性,越来越 多的应用系统正转向闪存；5数据储备器 与程序储备器类似,数据储备器可以位于微把握器内部,或者是外部器件,但这两种情形存在一些差别；有时微把握器内部包含SRAM 易失性 和 EEPROM 非易失两种数据储备器,但有时不包含内部 EEPROM ,在这种情形下,当需要储备大量数据时,设计工程师可以选择外部的串行EEPROM 或串行闪存器件；当然,也可以使用并行 EEPROM 或闪存,但通常它们只被用作程序储备器；当需要外部高速数据储备器时,通常选择并行 SRAM 并使用外部串行 EEPROM 器件来中意对非易失性储备器的要求；一些设计仍将闪存器件用作程序储备器,但

18、保留一个扇区作为数据储备区；这种方法可以降低成本、空间并供应非易失性数据储备器；针对非易失性储备器要求,串行 EEPROM 器件支持 I2C 、SPI 或微线 Microwire通讯总线,而串行闪存通常使用 SPI 总线；由于写入速度很快且带有 I2C 和 SPI名师精编 优秀教案串行接口, FRAM 在一些系统中得到应用；6易失性和非易失性储备器 储备器可分成易失性储备器或者非易失性储备器,前者在断电后将丢失数据,而 后者在断电后仍可保持数据；设计工程师有时将易失性储备器与后备电池一起使 用,使其表现犹如非易失性器件,但这可能比简洁地使用非易失性储备器更加昂贵；然而,对要求储备器容量特殊大的

19、系统而言,带有后备电池的 中意设计要求且性价比很高的一种方法；DRAM 可能是在有连续能量供应的系统中,易失性或非易失性储备器都可以使用,但必需基于 断电的可能性做出最终决策；假如储备器中的信息可以在电力复原时从另一个信 源中复原出来,就可以使用易失性储备器；选择易失性储备器与电池一起使用的另一个缘由是速度；尽管非易失储备器件可以在断电时保持数据,但写入数据一个字节、页或扇区的时间较长；7串行储备器和并行储备器 在定义了应用系统之后,微把握器的选择是准备选择串行或并行储备器的一个因 素；对于较大的应用系统,微把握器通常没有足够大的内部储备器,这时必需使 用外部储备器,由于外部寻址总线通常是并行

20、的,外部的程序储备器和数据储备 器也将是并行的；较小的应用系统通常使用带有内部储备器但没有外部地址总线的微把握器；假如 需要额外的数据储备器,外部串行储备器件是正确选择；大多数情形下,这个额 外的外部数据储备器是非易失性的；依据不同的设计,引导储备器可以是串行也可以是并行的；假如微把握器没有内 部储备器,并行的非易失性储备器件对大多数应用系统而言是正确的选择；但对 一些高速应用,可以使用外部的非易失性串行储备器件来引导微把握器,并答应 主代码储备在内部或外部高速 SRAM 中；8EEPROM 与闪存 储备器技术的成熟使得 RAM 和 ROM 之间的界限变得很模糊,如今有一些类型的储备器 如 E

21、EPROM 和闪存 组合了两者的特性；这些器件像RAM 一样进行读写,并像 ROM 一样在断电时保持数据,它们都可电擦除且可编程,但各自有它们优缺点；从软件角度看, 独立的 EEPROM 和闪存器件是类似的,两者主要差别是EEPROM器件可以逐字节地修改,而闪存器件只支持扇区擦除以及对被擦除单元的字、页或扇区进行编程；对闪存的重新编程仍需要使用SRAM ,因此它要求更长的时间内有更多的器件在工作,从而需要消耗更多的电池能量；设计工程师也必需确认在修改数据时有足够容量的 SRAM 可用；储备器密度是准备选择串行 EEPROM 或者闪存的另一个因素；市场上可用的独立串行 EEPROM 器件的容量在

22、 128KB 或以下,独立闪存器件的容量在 32KB 或以上；假如把多个器件级联在一起,可以用串行 EEPROM 实现高于 128KB 的容量； 很高的擦除 /写入耐久性要求促使设计工程师选择 EEPROM ,由于典型的串行 EEPROM可擦除 /写入 100 万次； 闪存一般可擦除 /写入 1 万次, 只有少数几种器件能达到 10万次；今日,大多数闪存器件的电压范畴为2.7V 到 3.6V；假如不要求字节寻址才能或很高的擦除 /写入耐久性,在这个电压范畴内的应用系统接受闪存,可以使成本相对 较低；9EEPROM 与 FRAM 名师精编 优秀教案EEPROM 和 FRAM 的设计参数类似, 但

23、 FRAM 的可读写次数特殊高且写入速度较快；然而通常情形下,用户仍会选择EEPROM 而不是 FRAM ,其主要缘由是成本FRAM 较为昂贵 、质量水平和供货情形；设计工程师常常使用成本较低的串行EEPROM ,除非耐久性或速度是强制性的系统要求；DRAM 和 SRAM 都是易失性储备器,尽管这两种类型的储备器都可以用作程序存储器和数据储备 器,但 SRAM 主要用于数据储备器；DRAM 与 SRAM 之间的主要差别是数据储备的寿命；只要不断电,SRAM 就能保持其数据,但 DRAM 只有极短的数据寿命,通常为 4 毫秒左右；与 SRAM 相比, DRAM 似乎是毫无用处的,但位于微把握器内部的 DRAM 把握器使 DRAM 的性能表现与 SRAM 一样； DRAM 把握器在数据消逝之前周期性地刷新所储备的数据,所以储备器的内容可以依据需要保持长时间；由于比特成本低,DRAM 通常用作程序储备器,所以有庞大储备要求的应用可以从 DRAM 获益； 它的最大缺点是速度慢,但运算机系统使用高速 SRAM 作为高速缓冲储备器来补偿 DRAM 的速度缺陷；10、云储存和传统储备相比,云储备系统具有如下优势：优异性能支持高并发、带宽饱和利用；云储备系统将把握流和数据流分别,数据拜望时多个储备服