微型计算机原理及应用：第5章 半导体存储器

1、第5章 半导体存储器一、半导体存储器性能指标及其分类二、随机存储器 RAM（1） 静态存储器（2） 动态存储器三、只读存储器 ROM四、 存储器连接与扩展5.1半导体存储器概述存储器是计算机实现记忆功能的核心部件。用于存放待加工的原始数据和中间计算结果以及系统用户程序等。内存存放当前运行的程序和数据。特点：快，容量小，随机存取，CPU可直接访问。通常由半导体存储器构成RAM、ROM外存存放非当前使用的程序和数据。特点：慢，容量大，顺序存取/块存取。需调入内存后CPU才能访问。通常由磁、光存储器构成，也可以由半导体存储器构成磁盘、磁带、CD-ROM、DVD-ROM、固态盘两大类内存、外存5.1半

2、导体存储器概述微机存储系统有三个基本参数：容量、速度、成本容量：以字节数表示，是指一个存储器芯片所能存储的二进制信息量。等于存储单元数*每单元的数据位数。1024表示1K（故容量2048*8bit简称为2K字节或16K位），以1M表示1K*1K等。速度：访问一次存储器（对指定单元写入或读写）所需要的时间，这个时间的上限值定义为最大存取时间。时间越少，速度越快。成本：以每位价格表示其他指标：可靠性，集成度5.1.2、半导体存储器的分类RAM静态RAM（SRAM）动态RAM（DRAM）ROM掩膜型ROM可编程ROM（PROM）可擦除可编程ROM（EPROM）电可擦除可编程ROM（E2PROM)半导

3、体存储器从制造工艺的角度可以分为双极型，CMOS型，HMOS型。从应用角度，可以分为：5.2 RAM (随机存取存储器)特点:可以读写, 存储的数据必须有电源供应才能保存, 一旦掉电, 数据全部丢失.RAM按存储机理的不同可分为 静态SRAM(Static RAM)和动态DRAM(Dynamic RAM),5.2.1静态SRAM(1) 存储体 一个基本存储电路只能存储一个二进制位。（触发器） 将基本的存储电路有规则地组织起来，就是存储体。 存储体又有不同的组织形式： 将各个字的同一位组织在一个芯片中，如：8118 16K*1（DRAM） 将各个字的 4位 组织在一个芯片中， 如：2114 1K

4、*4 （SRAM） 将各个字的 8位 组织在一个芯片中， 如：6116 2K*8 （SRAM）。(2) 外围电路 为了区别不同的存储单元，就给每个单元规定一个地址号来选择不同的存储单元。 于是电路中要 地址译码器、I/O电路、片选控制端CS、输出缓冲器等外围电路。故： 存储器（芯片） = 存储体 + 外围电路(P201)典型芯片HM6264BLHM6264BL是容量为8K*8的低功耗CMOS SRAM。采用单一+5V供电，输入/输出电平与TTL电平兼容。最大存取时间为70ns120ns。引脚及其含义： 引脚 功能 A0A12地址输入 WE写信号CS1，CS2片选 OE输出允许I/O1 I/O8

5、数据线 Vcc电源 Vss地 NC未用HM6264BL的工作模式 CS1 CS2 WE OE 工作方式I/O信号 1 * * * 低功耗 高阻 * 0 * * 低功耗 高阻 0 1 1 1 输出禁止 高阻 0 1 1 0 读 Dout 0 1 0 * 写 Din HM6264BL读/写周期时序（以读取时间70ns的HM6264BL为例） （1）存储器的读周期 参数 符号 时间（ns） 最小 最大 读周期时间 tRC 70 读出时间 tAA 70 片选到输出稳定 tCO（tCO1tCO2 70输出允许到输出稳定 tOE 35输出禁止到数据线高阻 tOHZ 10片选无效到数据线高阻 tHz 0 3

6、0地址改变后数据保持 tOH 10HM6264BL-7读周期主要参数(2)储器写周期 参数 符号 时间（ns) 最小 最大 写周期时间 tWC 70 片选宽度 tCW（tCW1， tCW2) 60地址有效到写结束 tAW 60 写脉冲宽度 twp 40数据保持到写有效 tDW 30HM6264BL-7写周期主要参数5.2.2、动态随机存储器DRAM特点：DRAM是靠MOS电路中的栅极电容来存储信息的，由于电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失（称为动态刷新），所以动态RAM需要设置刷新电路，相应外围电路就较为复杂。刷新定时间隔一般为几微秒几毫秒DRAM的特点是集成度高（存储容

7、量大，可达1Gbit/片以上），功耗低，但速度慢（10ns左右），需要刷新。DRAM在微机中应用非常广泛，如微机中的内存条（主存）、显卡上的显示存储器几乎都是用DRAM制造的。常见DRAM的种类：SDRAM（Synchronous DRAM）它在1个CPU时钟周期内可完成数据的访问和刷新，即可与CPU的时钟同步工作。是1999年前微机中流行的标准内存类型。RDRAM（Rambus DRAM）是由Rambus公司所开发的高速DRAM。其最大数据率可达1.6GB/s。DDR DRAM（Double Data Rate DRAM）是对SDRAM的改进，它在时钟的上升沿和下降沿都可以传送数据。主要应用

8、在主板和高速显示卡上。2001年后普遍采用的内存。动态存储器(DRAM)基本存储电路 用于存储一个二进制位。用C上有无电荷来区分0和1。10典型DRAM芯片uPD424256uPD424256 ：256K4(内部结构参照书P204)采用行地址和列地址来确定一个单元；行列地址分时传送， 共用一组地址线；地址线的数量仅 为同等容量SRAM 芯片的一半。行地址10001 0 0 0列地址主要引线RAS：行地址选通信号，用于锁存行地址；CAS：列地址选通信号。 地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存在地址锁存器中。 DIN： 数据输入DOUT：数据输出WE=0 数

9、据写入WE=1 数据读出WE：写允许信号工作原理三种操作： 数据读出（P205a） 数据写入(P205b) 刷新:将存放于每位中的信息读出到放大器然后再写入原单元的过程刷新 5.3 只读存储器（ROM）掩模ROM一次性可写ROM可读写ROM分 类EPROM（紫外线擦除）EEPROM（电擦除）特点：1、信息是非易失的； 2、编程后内容只能读出不能写入5.4、存储器连接与扩展对于微机用户来说，要通过总线把RAM，ROM芯片同CPU连接起来，并使之协调工作。必须考虑信号连接，时序配合，驱动能力等问题。存储器芯片选择类型选择 （1）RAM，存储的信息可以在程序中用读/写指令随机读写，但掉电时信息丢失，

10、一般用于存储用户的调试程序，中间结果及掉电时无需保护的I/O数据及参数。 （2）ROM，内容掉电不容易丢失，但不能随机写入，一般用于存储系统程序（监控程序）和无需在线修改的参数等。存储器芯片与CPU的时钟配合 当CPU进行读操作时，什么时候送地址信号，什么时候从数据线上读数据，时序是固定的，而存储器芯片从外部输入地址信号有效，到把内部数据送到数据总线上的时序也是固定的，并由存储芯片的内部结构和制造工艺决定。连接时必须注意时序的配合。5.4、存储器连接与扩展用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。位扩展扩展每个存储单元的位数字扩

11、展扩展存储单元的个数字位扩展二者的综合位扩展存储器的存储容量等于： 单元数每单元的位数当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。字节数位长位扩展方法： 将每片的地址线、控制线并联，数据线分别引出。位扩展特点： 存储器的单元数不变，位数增加。P (218)位扩展例用8片2164A芯片构成64KB存储器。2164A: 64K x 1，需8片构成64K x 8（64KB）LS138A16A192164A2164A2164ADBABD0D1D7A0A15译码输出读写信号A0A19D0D7A0A15A0A15例： 用1k*1的片子组成1k*8的存储器 需

12、 8 个芯片 地址线 （210=1024）需 10 根 数据线 8 根 控制线 WRA9-A0D7-D0WRWECPU系统字扩展地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。扩展原则：每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。例(p218)D0D7A10A0CE OED0D7A10A0CE OED0D7A10A0CE OE。 2-4译码器CPUD7D0A10A0A11A12 RDIO/M例：用EPROM 2716（2K*8）组成 6K*8 的存储器。寻址 6K 空间需13根地址线，片内11根，片选2根；2716为只读存储器，只有读操作

13、，因此，用控制信号IO/M 和 RD 通过或门连到译码器使能端，控制其工作。EN字位扩展根据内存容量及芯片容量确定所需存储芯片数；进行位扩展以满足字长要求；进行字扩展以满足容量要求。若已有存储芯片的容量为LK，要构成容量为M N的存储器，需要的芯片数为： （M / L） （N / K）例： 用 256*4 的片子组成 1k*8 的存储器 需 8 个芯片 地址线 （28=256）需 10 根 （ 片内 8 根，片选 2 根） 数据线 8 根 控制线 IO/ M 和 WR。A9-A0D7-D0WRCPU系统IO/MABCD例： 用1k*4 的片子 2114 组成 4k*8 的存储器 需 8个芯片

14、地址线 （212=4096）需 12 根 （ 片内 10 根，片选 2 根） 数据线 8 根 控制线 IO/ M 和 WRIO/MCPU00 00 0000 000000 11 1111 1111 01 00 0000 000001 11 1111 1111 y0y35.5 8086/8088与存储器的连接存储器与8088系统总线的连接的要点是：存储器的地址范围？根据要求的地址范围可确定用哪几根地址线进行片选，哪几根地址线做片内寻址以及如何进行片选译码。系统总线上与存储器有关的信号线有哪些？熟悉与存储器有关的总线信号和存储芯片引脚的功能。译码电路的构成（译码器的连接方法）系统地址空间一般比存储

15、芯片的容量大（即总线中的地址线数多于存储芯片的地址线数），物理内存实际只占用系统地址空间的一小块区域。把物理内存分配到系统地址空间的哪一块区域，取决于如何进行地址译码。8088系统中存储器连接涉及到的总线信号包括：地址线A19-A0数据线D7-D0存储器读信号MEMR#存储器写信号MEMW#需要考虑的存储芯片引脚地址线An-1-A0：接地址总线的An-1-A0数据线D7-D0：接数据总线的D7-D0片选信号CS#(CE#) (可能有多根)：接地址译码器的片选输出输出允许OE#(有时也称为读出允许) ：接MEMR#写入允许WE#：接MEMW#译码电路将输入的一组二进制编码变换为一个特定的控制信号

16、，即： 将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。常用的有三种：1、全译码2、部分译码3、线选法全地址译码用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。存储器芯片译码器低位地址高位地址全部地址片选信号部分地址译码用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。下例使用高5位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。部分地址译码例同一物理存储器占用两组地址： F0000HF1FFFH

17、B0000HB1FFFH A18不参与译码A19A17A16A15A14A13&1到6264CS1线选法高位地址线不经过译码，直接接各存储器芯片的片选来区别各芯片的地址。线选会存在地址重叠和各芯片间地址不连续例： 用1k*4 的片子 2114 组成 2k*8 的存储器 需 4 个芯片 地址线 （211=2048）需 11 根 （ 片内 10 根，片选 1 根） 数据线 8 根 控制线 IO/ M 和 WRCPU全译码方式两组存储器的地址分配： 第一组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 0000 h 0 0 0

18、0, 0 0 1 1, 1 1 1 1, 1 1 1 1 03FF h 第二组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 0 1 0 0, 0 0 0 0, 0 0 0 0 0400 h 0 0 0 0, 0 1 1 1, 1 1 1 1, 1 1 1 1 07FF h 这种选片的译码方式称为全译码，译出的每一组地址是确定的、唯一的。 也可采用线选控制方式：只用A15-A10中的任意位来控制片选端。 如用A10，而 A15-A11可为任意值； 也可用A11，而A15-A12，A10 可为任意值；等不同组合。 A10A11-A15线选译码方式线选译码方式有两个问题应考虑：

19、 用不同的地址线作为采选片控制，则它们的地址分配是不同的。 如： 用A11做线选 第一组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 0000 h 0 0 0 0, 0 0 1 1, 1 1 1 1, 1 1 1 1 03FF h 第二组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 1 0 0 0, 0 0 0 0, 0 0 0 0 0800 h 0 0 0 0, 1 0 1 1, 1 1 1 1, 1 1 1 1 0BFF h 如： 用A15做线选 第一组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 0000 h 0 0 0 0, 0 0 1 1, 1 1 1 1, 1 1 1 1 03FF h 第二组 A15 A14 A10 A9 A8 A7 A0 1 0 0 0, 0 0 0 0, 0 0 0 0, 0 0 0 0 8000 h 1 0 0 0, 0 0 1 1, 1