第0讲 HDL前言

1、Verilog硬件(yn jin)描述语言Verilog HDL主讲(zhjing) 陈付龙f=ab 安徽师范大学2015共五十三页自我介绍 陈付龙，男，安徽霍邱人，工学博士(bsh)，副教授，目前主要从事嵌入式与普适计算、物联网、高性能计算机体系结构方面的研究。 QQ:544056537共五十三页什么(shn me)是HDL？Hardware Description Language硬件描述语言顾名思义，硬件描述语言就是指对硬件电路进行描述的一种语言。硬件描述语言是用文本的形式(xngsh)描述硬件电路的功能，信号连接关系以及时序关系。它虽然没有图形输入那么直观，但功能更强，可以进行大规模，

2、多个芯片的数字系统的设计。常用的HDL有VHDL和Verilog HDL等。共五十三页学习(xux)HDL有何意义？设计人员(rnyun)通过计算机借助一些软件平台对HDL语言进行逻辑仿真和逻辑综合，方便高效地设计数字电路及其产品。替代传统的手工设计电路方法和图形设计方法。共五十三页复杂数字系统(xtng)与信号处理的关系- 接口逻辑(lu j) + 专门设计的高速计算逻辑(lu j)共五十三页数字信号处理、计算(j sun)、程序 算法和硬线逻辑的基本概念数字信号处理计算（Computing）算法和数据结构编程语言和程序(chngx)体系结构硬线逻辑 共五十三页数字(shz)信号处理的基本概

3、念现代电子系统设备中广泛使用了数字信号处理 专用集成电路。用于数字信号传输中所必需的滤波、变换、加密、解密、编码(bin m)、解码、纠检错、压缩、解压缩等操作。处理工作从本质上说都是数学运算。完全可以用计算机或微处理器来完成处理工作。共五十三页计算(j sun)（Computing）的基本概念 “Computing 这门学问(xu wen)研究怎样系统地有步骤地描述和转换信息，实质上它是一门覆盖了多个知识和技术范畴的学问(xu wen)，其中包括了计算的理论、分析、设计、效率和应用。它提出的最基本的问题是什么样的工作能自动完成，什么样的不能。”（摘自Denning et al., “Comp

4、uting as a Discipline,” Communication of ACM, January,1989）。共五十三页算法(sun f)和数据结构的基本概念算法就是解决特定问题(wnt)的有序步骤。数据结构就是解决特定问题的相应的模型。共五十三页编程语言和程序(chngx)的基本概念编程语言： 程序员利用(lyng)一种由专家设计的既可以被人理解，也可以被计算机解释的语言来表示算法问题的求解过程。这种语言就是编程语言。程序：由编程语言所表达的算法问题的求解过程就是。 常用的编程语言：C、Pascal、Fortran、Basic或汇编语言。 共五十三页计算机体系结构和硬线逻辑(lu

5、j)的基本概念计算机体系结构：是一门 讨论和研究通用的计算机中央处理器如何(rh)提高运算速度性能的学问。硬线逻辑： 由与门、或门、非门、触发器、多路器等基本逻辑部件造成的逻辑系统。 共五十三页数字(shz)信号处理系统的分类 非实时系统： 信号处理(xn ho ch l)的工作是可以事后进行。 实时系统： 信号处理的工作必须在规定的很短的时间内完成。 共五十三页数字(shz)信号处理系统的实现 非实时系统： 通用的计算机和利用通用计算机改装的设备，主要工作量是编写 “C” 程序。输入(shr)/输出数据大多为文本 。 实时系统： 信号处理专用的微处理器为核心的设备，主要工作量是编写汇编程序。

6、输入/输出数据大多为数据流，直接用于控制 。 共五十三页实时(sh sh)数字信号处理系统实现中存在的技术难点 算法问题。电路实现问题： 如果由最快的信号处理专用的微处理器为核心的设备也来不及处理如此大量(dling)的数据怎么办呢？ 共五十三页实时数字信号处理系统实现中存在(cnzi)的技术难点和解决办法 算法问题。研究并行(bngxng)快速算法。电路实现问题： 设计并研制具有并行结构的数字和计算逻辑结构和相应的接口逻辑。 共五十三页实时数字信号处理系统实现(shxin)中存在的技术难点和解决办法 电路实现的两个方向(fngxing)： FPGA专用集成电路 共五十三页实时数字信号处理系统

7、(xtng)实现中存在的技术难点和解决办法 用于信号处理的 FPGA 和专用集成(j chn) 电路（ASIC）设计的方法： Verilog HDL 建模、仿真、综合和 全面验证。 共五十三页为什么要研究复杂(fz)的数字逻辑系统？ 共五十三页什么是复杂(fz)的数字逻辑系统？嵌入式微处理机系统数字信号处理系统高速并行计算逻辑 高速通信协议电路高速编码/解码、加密/解密电路复杂(fz)的多功能智能接口门逻辑总数超过几万门达到几百甚至达几千 万门的数字系统共五十三页为什么要设计复杂(fz)的数字逻辑系统？ 对嵌入式系统的性能要求越来越高 - 通用(tngyng)的微处理机不能满足要求 - 硬件结

8、构是提高系统总体性能的关键 - 软件只能提高系统的灵活性能 - 军用系统的实时、高可靠、低功耗要求 - 系统的功能专一，但对其各种性能要求极高 - 降低系统的设计和制造成本共五十三页设计(shj)数字系统的基本方法 传统的：线路图现代(xindi)的：硬件描述语言共五十三页怎样设计(shj)如此复杂的系统？传统的设计方法： - 查用器件手册； - 选用合适(hsh)的微处理器和电路芯片； - 设计面包板和线路板； - 调试； - 定型； - 设计复杂的系统（几十万门以上）极其困难。共五十三页 怎样设计如此复杂(fz)的系统？现代的设计方法： - 选用合适(hsh)的 EDA仿真工具； - 选用

9、合适电路图输入和HDL编辑工具； - 逐个编写可综合HDL模块； - 逐个编写HDL测试模块； - 逐个做Verilog HDL 电路逻辑访真； - 编写Verilog HDL总测试模块； - 做系统电路逻辑总仿真；共五十三页 怎样设计(shj)如此复杂的系统？现代的设计方法（续前）： - 选用合适的基本逻辑元件库和宏库 - 租用或购买必要的IP核； - 选用合适的综合器； - 进行综合得到门级电路结构； - 布局布线，得到时延文件(wnjin)； - 后仿真； - 定型， FPGA编码或ASIC投片共五十三页Top-Down 设计(shj)思想系统级设计模块A 模块B 模块C 模块A1 模块

10、A3 模块A2 模块C1 模块C3 模块C2 模块B2 模块B1 共五十三页用EDA设计数字(shz)系统的流程电 路 图设 计 文 件HDL设 计 文 件电路功能仿真 HDL功能仿真 HDL综合 确定实现电路的具体库名 布 线 后 门 级 仿 真 与 实 现 逻 辑 的 物 理 器 件 有 关 的 工 艺 技 术 文 件 优 化 、布 局 布 线 电路制造工艺文件 或 FPGA码流文件 有问题有问题有问题没问题没问题没问题没问题共五十三页为什么要用硬件(yn jin)描述语言来设计？电路的逻辑功能容易(rngy)理解；便于计算机对逻辑进行分析处理；把逻辑设计与具体电路的实现分成两个独立 的阶

11、段来操作；逻辑设计与实现的工艺无关；逻辑设计的资源积累可以重复利用；可以由多人共同更好更快地设计非常复杂 的逻辑电路（几十万门以上的逻辑系统）。共五十三页选择(xunz)VHDL还是verilog HDL？这是一个初学者最常见的问题。其实两种语言的差别并不大，他们的描述能力也是类似的。掌握其中一种语言以后，可以通过短期的学习，较快的学会另一种语言。 选择何种语言主要还是看周围人群的使用习惯，这样可以方便日后的学习交流。当然，如果您是专用集成电路（ASIC）设计人员，则必须首先(shuxin)掌握verilog，因为在IC设计领域，90以上的公司都是采用verilog进行IC设计。对于PLD/F

12、PGA设计者而言，两种语言可以自由选择。 共五十三页EDA(1)20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得(sh de)硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。 共五十三页EDA(2)EDA技术就是以计算机为工

13、具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射(yngsh)和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。 共五十三页EDA(3)利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成(wn chng)，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。 共五十三页EDA工具软件 EDA工具软件可大致可分为芯片设计(shj)

14、辅助软件、可编程芯片辅助设计软件、系统设计辅助软件等三类。 目前进入我国并具有广泛影响的EDA软件是系统设计软件辅助类和可编程芯片辅助设计软件：Protel、PSPICE、multiSIM10(原EWB的最新版本)、OrCAD、PCAD、LSIIogic、MicroSim、ISE、modelsim、Matlab等等。这些工具都有较强的功能，一般可用于几个方面，例如很多软件都可以进行电路设计与仿真，同进还可以进行PCB自动布局布线，可输出多种网表文件与第三方软件接口。 共五十三页EDA技术(jsh)的发展趋势 从目前(mqin)的EDA技术来看，其发展趋势是政府重视、使用普及、应用广泛、工具多样

15、、软件功能强大。 中国EDA市场已渐趋成熟，不过大部分设计工程师面向的是PCB制板和小型ASIC领域，仅有小部分（约11%）的设计人员开发复杂的片上系统器件。为了与台湾和美国的设计工程师形成更有力的竞争，中国的设计队伍有必要引进和学习一些最新的EDA技术。 共五十三页EDA技术(jsh)的发展趋势（续）中国自1995年以来加速开发半导体产业，先后建立了几所设计(shj)中心，推动系列设计(shj)活动以应对亚太地区其它EDA市场的竞争。 在EDA软件开发方面，目前主要集中在美国。但各国也正在努力开发相应的工具。日本、韩国都有ASIC设计工具，但不对外开放。中国华大集成电路设计中心，也提供IC设

16、计软件，但性能不是很强。相信在不久的将来会有更多更好的设计工具在各地开花并结果。据最新统计显示，中国和印度正在成为电子设计自动化领域发展最快的两个市场，年增长率分别达到了50%和30%。 共五十三页EDA工具(gngj)软件厂商三巨头SynopsysMentor GraphicsCadence 共五十三页ASIC制造(zhzo)过程芯片制作完整过程包括 芯片设计、晶片制作、封装制作、成本测试(csh)等几个环节，其中晶片片制作过程尤为的复杂。下面图示让我们共同来了解一下芯片制作的过程，尤其是晶片制作部分。首先是芯片设计，根据设计的需求，生成的“图样”共五十三页芯片(xn pin)的原料晶圆 晶

17、圆的成分是硅，硅是由石英沙所精练出来的，晶圆便是硅元素加以纯化（99.999%），接着是将些纯硅制成硅晶棒，成为制造集成电路的石英半导体的材料，将其切片就是芯片制作具体需要的晶圆。晶圆越薄，成产的成本(chngbn)越低，但对工艺就要求的越高。共五十三页晶圆涂膜 晶圆涂膜能抵抗氧化以及(yj)耐温能力，其材料为光阻的一种 共五十三页晶圆光刻显影(xin yng)、蚀刻 该过程使用了对紫外光敏感的化学物质，即遇紫外光则变软。通过控制遮光物的位置可以得到芯片的外形。在硅晶片涂上光致抗蚀剂，使得其遇紫外光就会溶解。这是可以用上第一份遮光物，使得紫外光直射的部分被溶解，这溶解部分接着可用溶剂将其冲走。

18、这样剩下(shn xi)的部分就与遮光物的形状一样了，而这效果正是我们所要的。这样就得到我们所需要的二氧化硅层。共五十三页搀加杂质(zzh) 将晶圆中植入离子，生成相应的P、N类半导体。具体工艺是是从硅片上暴露的区域开始，放入化学离子混合液中。这一工艺将改变搀杂区的导电方式，使每个晶体管可以通、断、或携带数据(shj)。简单的芯片可以只用一层，但复杂的芯片通常有很多层，这时候将这一流程不断的重复，不同层可通过开启窗口联接起来。这一点类似所层PCB板的制作制作原理。 更为复杂的芯片可能需要多个二氧化硅层，这时候通过重复光刻以及上面流程来实现，形成一个立体的结构。共五十三页封装 将制造完成晶圆固定

19、，绑定引脚，按照需求去制作成各种不同的封装形式，这就是同种芯片(xn pin)内核可以有不同的封装形式的原因。比如：DIP、QFP、PLCC、QFN 等等。这里主要是由用户的应用习惯、应用环境、市场形式等外围因素来决定的。共五十三页测试(csh)、包装经过上述工艺流程以后，芯片制作就已经全部完成了，这一步骤是将芯片进行(jnxng)测试、剔除不良品，以及包装。共五十三页FPGA/CPLD设计(shj)过程建模：利用HDL描述系统仿真：利用仿真环境对系统进行功能仿真和时序仿真综合：利用综合工具对系统进行翻译，转换成电路(dinl)（网表）下载：将综合后的电路下载到开发板制作电路板：进行外围电路焊

20、接共五十三页目前流行(lixng)的过程FPGA/CPLD设计(shj)、验证ASIC制作共五十三页课程学习(xux)要求及注意事项本课程以计算机导论、电子电路（模拟电路和数字电路）和逻辑代数的知识为基础，是专业选修课程，也是后续课程（计算机组成原理，计算机体系结构等）的基础，有一定学习难度，希望大家认真对待课程学习课时：210课时理论教学(jio xu)+46学时实验教学课程学习总成绩=平时成绩+考试成绩平时成绩=提问5%+考勤5%+实验40%期末成绩=考试成绩50%共五十三页课程(kchng)目录第1讲 Verilog HDL数字设计方法及工具：HDL，ModelSim，Xilinx IS

21、E第2讲 Verilog HDL层次建模：模型，数据类型，接口第3讲 Verilog HDL常用建模方法：开关，门，数据流，行为第4讲 同步有限状态机设计：Mealy机，Moore机第5讲 Verilog HDL高级建模：任务、函数、延迟、UDP第6讲 Verilog HDL综合：逻辑综合，高层次综合第7讲 Verilog HDL综合设计举例：MIPS微处理器结构及设计共五十三页实验(shyn)：P1P6P1：ModelSim和Xilinx ISE使用 10分P2：Verilog HDL模块化设计10分P3：Verilog HDL常用建模方法(fngf)15分P4：Verilog HDL常用组合逻辑建模与仿真15分P5：Verilog HDL常用时序逻辑建模与仿真20分P6：MIPS微处理器设计与验证（7条指令）30分共五十三页实验(shyn)要求分组：每组2-3人撰写(zhun xi)Word 2010版实验报告，并和实验文件一起打包文件命名为：【学号】【姓名】【实验】.rar例如：【12