带时间信息的CMOS传感器图像记录显示(共31页)

1、长春理工大学毕业设计PAGE - PAGE II -摘要(zhiyo)本文设计(shj)了一个以DSP数字(shz)信号处理器为主控芯片的视频图像叠加系统，主要实现实时时间叠加显示，微处理器采用TI公司的TMS320F2812数字信号处理器，字符叠加芯片选用了SGS-THOMSON公司的STV5730A芯片。利用本文技术实现的视频叠加，整个系统由一片DSP和一片字符叠加芯片共同实现，减少了系统的体积和功耗，实现起来快捷、方便。本系统的设计，在安防监控系统中视频图像上叠加实时时间信息，方便视频图像存档、辨别及查阅工作。关键字：视频图像叠加，TMS320F2812，字符叠加AbstractThis

2、 thesis designs a video image-overlapping system that takes DSP as the central processor, which achieves real-time time-overlapping display. Microprocessor uses TIs TMS320F2812 digital signal processor chip. And character-overlapping chip selected SGS-THOMSONs STV5730A. Using this technology for vid

3、eo-overlapping, the entire system consists of a DSP and a character-overlapping chip, and reduces size and power of the system to achieve them quickly and easily. In the security monitoring systems, the design system overlaps real time information in the video images and facilitates the video archiv

4、e, to identify and inspection work. Key words: video image-overlapping, TMS320F2812, character-overlapping,目 录 TOC o 1-3 h z u HYPERLINK l _Toc293651957 第一章 绪 论 PAGEREF _Toc293651957 h 1 HYPERLINK l _Toc293651958 1.1 研究(ynji)的背景 PAGEREF _Toc293651958 h 1 HYPERLINK l _Toc293651959 1.2 研究的目的(md)和意义 PA

5、GEREF _Toc293651959 h 1 HYPERLINK l _Toc293651960 1.3研究(ynji)现状和发展趋势 PAGEREF _Toc293651960 h 3 HYPERLINK l _Toc293651961 1.4主要内容 PAGEREF _Toc293651961 h 4 HYPERLINK l _Toc293651962 第二章 现代DSP技术与字符叠加芯片 PAGEREF _Toc293651962 h 5 HYPERLINK l _Toc293651963 2.1 现代DSP技术 PAGEREF _Toc293651963 h 5 HYPERLINK

6、l _Toc293651964 2.1.1 DSP概述 PAGEREF _Toc293651964 h 5 HYPERLINK l _Toc293651965 2.1.2 DSP特点 PAGEREF _Toc293651965 h 5 HYPERLINK l _Toc293651966 2.1.3 DSP系统设计流程 PAGEREF _Toc293651966 h 6 HYPERLINK l _Toc293651967 2.1.4 TMS320F2812介绍 PAGEREF _Toc293651967 h 7 HYPERLINK l _Toc293651968 2.1.5 DSP开发平台 PA

7、GEREF _Toc293651968 h 7 HYPERLINK l _Toc293651969 2.2 字符叠加芯片ATV5730A寄存器简介 PAGEREF _Toc293651969 h 8 HYPERLINK l _Toc293651970 2.2.1 STV5730A的特点 PAGEREF _Toc293651970 h 8 HYPERLINK l _Toc293651971 2.2.2 STV5730A的功能描述 PAGEREF _Toc293651971 h 9 HYPERLINK l _Toc293651972 2.2.3 STV5730A的典型应用电路 PAGEREF _T

8、oc293651972 h 9 HYPERLINK l _Toc293651973 2.2.4 STV5730A的寄存器描述 PAGEREF _Toc293651973 h 10 HYPERLINK l _Toc293651974 第三章 系统硬件设计 PAGEREF _Toc293651974 h 11 HYPERLINK l _Toc293651975 3.1方案设计 PAGEREF _Toc293651975 h 11 HYPERLINK l _Toc293651976 3.2 系统组成 PAGEREF _Toc293651976 h 11 HYPERLINK l _Toc2936519

9、77 3.3 系统硬件电路设计 PAGEREF _Toc293651977 h 12 HYPERLINK l _Toc293651978 3.3.1预处理模块设计 PAGEREF _Toc293651978 h 12 HYPERLINK l _Toc293651979 3.3.2 相机模块电路设计 PAGEREF _Toc293651979 h 13 HYPERLINK l _Toc293651980 3.3.3 I2C总线和SCCB总线 PAGEREF _Toc293651980 h 16 HYPERLINK l _Toc293651981 3.3.4 TMS320F2812控制电路设计 P

10、AGEREF _Toc293651981 h 19 HYPERLINK l _Toc293651982 第四章 系统软件设计 PAGEREF _Toc293651982 h 22 HYPERLINK l _Toc293651983 4.1软件流程 PAGEREF _Toc293651983 h 22 HYPERLINK l _Toc293651984 4.2 软件设计 PAGEREF _Toc293651984 h 23 HYPERLINK l _Toc293651985 4.3 I2C总线的配置 PAGEREF _Toc293651985 h 24 HYPERLINK l _Toc29365

11、1986 4.4 图像传送原理 PAGEREF _Toc293651986 h 25 HYPERLINK l _Toc293651987 第五章 总结与展望 PAGEREF _Toc293651987 h 27 HYPERLINK l _Toc293651988 5.1论文的研究工作与结果 PAGEREF _Toc293651988 h 27 HYPERLINK l _Toc293651989 5.2展望 PAGEREF _Toc293651989 h 27 HYPERLINK l _Toc293651990 参考文献 PAGEREF _Toc293651990 h 28长春理工大学毕业设计-

12、 PAGE 41 - TOC o 1-3 h z u 第一章 绪 论1.1 研究(ynji)的背景人类接受的信息(xnx)约有70来自视觉。通过视觉获取的视频图像信息往往比通过听觉获取的音频信息具有更大的信息量。此外，视频图像信息还具有确切、直观、具体生动、效率高、应用广等一系列优点 黎洪松.数字视频技术及其应用J.第一版.北京：清华大学出版社，1997：1-3。图像处理(t xin ch l) 赵荣椿.数字图像处理导论M.西安：西北工业大学出版社，1995是指将图像信号转换成数字信号并利用计算机对其进行处理的过程。图像处理最早出现于20世纪50年代，当时的电子计算机已经发展到一定水平，人们开

13、始利用计算机来处理图形和图像信息。数字图像处理作为一门学科大约形成于20世纪60年代初期。早期的图像处理的目的是改善图像的质量，它以人为对象，以改善人的视觉效果为目的。图像处理中，输入的是质量低的图像，输出的是改善质量后的图像，图像处理主要研究的内容有图像变换、图像编码压缩、图像增强和复原、图像分割、 图像描述、图像分类（识别）等几个方面，常用的图像处理方法有图像增强、复原、编码、压缩等。以计算机进行图像处理，改善图像品质的有效应用开始于1964年美国喷射推进实验室（J.P.L）用计算机对宇宙飞船发回的大批月球照片进行处理，获得显著的效果。1970至1980年代由于离散数学的创立和完善，使数字

14、图像处理技术得到了迅速的发展，随着电脑的功能日益增强，使得图像处理在各行各业的应用已经成为相当普遍的工具之一，在医学工程、工业应用、交通领域应用等。80年代开始，有关交通量估测的研究渐渐有了成果。到1985年以后，各国对于交通图像侦测系统已有实际的成品发展出来。另外，近年来结合类神经网络加速图像处理速度形成一个研究趋势。1.2 研究的目的和意义视频叠加技术可以在显示器的指定位置显示所需要的图像信息，为工作人员观测数据及实时了解系统的工作状态提供一种最直观的方式。视频图像叠加 孙弘波，顾红，速为民.视频字符叠加技术的发展及4种实现方案J.应用电子技术，2000，（11）：44-46的原理是将图像

15、点阵列信号与原始视频信号相或，进行图像叠加。在科技发达的今天，在电视监控保安系统中，要将重要场景的电视信号存入硬盘或者录像机，存档备查，这时需要在全电视信号上叠加地点、时间日期信息，以便将来分辨与查找。随着数字图像处理技术、通信技术和计算机技术的迅速发展(fzhn)，视频技术在信息社会中发挥着越来越重要的作用。将视频技术和不断完善的计算机视觉测量理论结合起来便形成了新兴的视频检测技术。视频检测分为光源、摄像、图像处理、控制、通信等几个部分，其利用光学技术、高分辨率摄像技术、图像处理技术和视觉手段对被测对象的形状、尺寸、距离和运动特征等进行测量和判断。整个测量过程可以自动完成，具有非接触检测、高

16、精度、高速性和高效性等优点，这是传统的检测手段所无法比拟的。视频检测技术的不断发展和完善，在很大程度上提高了生产线的自动化水平和检测系统的智能水平，因而在现代工业生产的测量领域中得到了广泛的应用。视频检测系统利用图像处理及计算机视觉技术越来越多地代替人工去完成许多工作，很好地满足了现代制造业的需求，已经开始成为现代化大生产中质量体系的有力保障(bozhng)。视频检测的方法可以大大提高生产效率和生产自动化程度，保证产品质量，是一种很有前景的产品检测手段 杨飞.视频检测中FPGA图像采集预处理系统设计N：硕士学位论文.南京：河海大学，2006。目前除少数录像机有时间日期信息叠加外，一般情况下均使

17、用时间日期叠加器来实现(shxin)叠加功能。本文设计了一个以DSP数字信号处理器为主控芯片的视频图像叠加系统，主要实现实时时间叠加显示，微处理器采用TI公司的TMS320F2812数字信号处理器，字符叠加芯片选用了SGS-THOMSON公司的STV5730A芯片，时钟发生电路借用了DSP内部的定时器电路。利用本文技术实现的视频叠加，整个系统由一片DSP和一片字符叠加芯片共同实现，减少了系统的体积和功耗，实现起来快捷、方便。本文所要实现的时间字符叠加显示功能用一片普通的8位单片机与字符叠加芯片共同就可以实现，本设计之所以选用一款DSP芯片就因为本设计旨在锻炼学生在完成毕业设计过程中对TMS32

18、0F2812这款DSP芯片工作原理和使用方法方面的了解和掌握。对本课题进行研究的意义在于：通过对本系统的设计，在安防监控系统中视频图像上叠加实时时间信息，方便视频图像存档、辨别及查阅工作。通过设计提高对数字信号处理器的认识，进一步熟悉和掌握DSP的结构及工作原理。通过设计、制作提高焊接、布局、电路检查能力；通过实际程序设计和调试，逐步掌握模块化程序设计方法和调试技术，提高软件设计、调试能力；通过完成一个实际电子产品从电路设计、程序开发、系统调试的完整过程，熟悉整个系统开发的全过程，掌握硬件电路设计的基本方法和技术，掌握相关电路参数的计算方法。通过本毕业课题的开发，加深(jishn)对理论知识的

19、理解，学会将学习的理论知识在实际中运用，培养动手能力和解决实际问题的能力，为今后从事相关工作打下基础。1.3研究(ynji)现状和发展趋势随着信息技术的快速发展，现代图像处理技术在理论(lln)和应用上都取得了重大进展，并在科学研究、工农业生产、军事技术、医疗卫生等诸多领域发挥着重要作用。纵观这些发展变化，图像处理技术逐渐表现出的发展趋势主要集中在以下几个方面：图像处理的网络化。图像处理技术和计算机技术密不可分，随着计算机技术的超高速发展，图像处理系统的更新换代速度也明显加快。这无疑使图像界既充满活力，同时又面临着诸多挑战。图像处理的复杂化。图像处理的疑难问题很多且极其复杂，如文字识别技术。对

20、于手写体汉字的识别处在限定型手写体汉字识别的水平上，其识别率还有待提高，而自然手写体的汉字的识别仍处在艰难的研究中。处理速度的高速化。图像处理的速度受多方面的条件制约，其水平也是针对特定环境、特定时期而言的。一般图像处理可分为软件处理和硬件处理，硬件处理系统中含有软件处理或软件介入，纯软件处理属于事后处理，并不能达到实时处理。 通过对国内外有关的学术刊物、网站和国际国内有关学术会议的论文集进行分析，我们得到图像叠加技术是用于控制视频信号中混入字符或者时间信号，以及各种自定义的图形，从而在屏幕的特定位置上与图像信号同时进行显示的一种技术，这项技术是应用视频技术中的一个重要领域，在视频系统中发挥着

21、重要的作用。对于图像叠加的实现过程，在大多视频叠加系统中,均采用专用字符叠加芯片调用字符库中字符以实现叠加，这种方式实现的字符叠加过程简单，实现起来比较容易，且视频叠加芯片一般针对模拟视频是好进行叠加，方便后续输出信号与监控显示屏对接。利用本文技术实现的视频叠加，整个系统由一片DSP和一片字符叠加芯片共同实现，减少了系统的体积和功耗，实现起来快捷、方便。本文所要实现的时间字符叠加显示功能用一片普通的8位单片机与字符叠加芯片共同就可以实现，本设计之所以选用一款DSP芯片就因为本设计旨在锻炼学生在完成毕业设计过程中对TMS320F2812这款DSP芯片工作原理和使用方法方面的了解和掌握。系统(xt

22、ng)级的DSP设计以其可靠性、先进性、高效性、体积小的特点，正逐步成为设计者的首选。随着(su zhe)对视频叠加要求的提高，很多领域(ln y)要求在视频图像上叠加各种复杂的图形并且要求精度高和可控性好。1.4主要内容本文的章节及主要研究内容安排如下：第一章介绍本设计研究的目的及意义、本设计的国内外研究现状及发展趋势及本文的主要内容。第二章对现代DSP技术及DSP主要特点、DSP应用系统设计流程以及本文所采用的TMS320F2812芯片进行了简单介绍，同时对DSP的开发平台CCS进行了部分介绍。还对字符叠加芯片STV5730A的特点、工作性能和典型应用电路进行了详细的介绍。第三章主要讨论了

23、模拟视频图像叠加系统的硬件系统电路设计，通过设计整个系统的结构框图，并对图像叠加系统进行细化，研究各部分电路的组成，达到毕业设计系统的指标要求。第四章对系统的软件部分做了详细的介绍，设计了整个系统的工作流程，逐步实现各模块功能。第五章对本文的主要工作进行总结，并给出进一步的工作建议。第二章 现代DSP技术与字符叠加芯片2.1 现代(xindi)DSP技术2.1.1 DSP概述(i sh)数字(shz)信号处理器(Digital Signal Processor)是微电子学、数字信号处理、计算机技术这3门学科综合研究的成果，简称DSP。世界上第一个单片DSP芯片应当是1978年AMI公司发布的S

24、2811，1979年美国Intel公司发布的商用可编程器件2920是DSP芯片领域中的一个重要里程碑。这两种芯片内部都没有现代DSP芯片所必须有的单周期乘法器。1980年，日本NEC公司推出的“PD7720是第一个具有乘法器的商用DSP芯片。1982年，美国德州仪器公司(Texas Instruments，简称TI)成功推出第一代DSP芯片TMS32010及其系列产品，之后相继退出了第二代、第三代等，目前速度最快的第六代DSP芯片TMS320C62x系列芯片。TI将常用的DSP芯片归纳为三大系列引，即最佳控制平台：TMS320C2000系列；最低功耗平台：TMS320C5000系列；最佳处理能

25、力平台：TMS320C6000系列。近年来，DSP芯片的发展已向高性能、低功耗和低价格的方向发展，也就是说必须兼顾3P的因素，即性能(Performance)、功耗(Power Consumption)和价格(Price)。随着VISI技术的高速发展，目前DSP器件在价格显著下降的同时，仍然保持着性能不断提高和单位运算量的功耗不断下降。2.1.2 DSP特点DSP实质上是一种高性能的微处理器，它不仅具有微处理器的高速运算和控制能力，而且还能完成实时数字信号处理任务。因此，它的设计出发点和通用的CPU以及MCU等处理器是不同的。DSP主要是为了完成实时信号处理而设计的，算法的高效实现是DSP芯片

26、设计的核心。基于这点，它在处理器结构、指令系统、指令流程和算法均有较大的改进，其主要特点如下：1、采用哈佛结构体系或改进哈佛结构体系传统的微处理器采用冯诺依曼(Von Neumann)结构，将程序和数据存放在同一存储空间中，统一编址。程序和数据通过同一总线访问同一地址空间上的存储器。而DSP芯片采用的哈佛结构主要特点是程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址、独立访问。与之相对应的是系统中设置的两条总线，即程序总线和数据总线，从而使数据的吞吐量提高了一倍。2、硬件(yn jin)乘法器在DSP中备有硬件连线逻辑(lu j)的高速“与或

27、”运算器（乘法器和累加器），取两个(lin )操作数到乘法器中进行乘法运算，并将乘积加到累加器中，这些操作都可以在单个周期内完成。3、特殊的DSP指令在DSP的指令系统中，有许多指令是多功能指令，即一条指令可以完成几种不同的操作，或者说一条指令具有几条指令的功能。4、多处理单元DSP内部一般都包括多个处理单元，同时在DSP内部还综合地集成有适用于高速信号处理的许多功能，包括单独的DMA总线和DMA控制器、大容量存储器、模/数与数，模转换器、高速串并行端口等，这些都为数据的采集、高速度的处理以及实时控制提供了完备的硬件基础。2.1.3 DSP系统设计流程使用DSP进行系统设计的一般流程如图33所

28、示，包括硬件设计和软件开发，其设计步骤为：(1)算法模拟阶段，即根据应用系统目标确定系统性能指标。首先应根据系统要求进行算法仿真和高级语言模拟实现。为了得到最佳系统性能，在这一步骤应当确定最佳处理方法。例如，为实现针对移动通信的视频显示，需要在给定的实现目标上作算法选择、模拟和实现。最终找到既能满足设计需要，运算量又尽可能少的实现算法。(2)选择DSP芯片。根据算法要求(运算速度、运算精度要求、存储器要求等)选择DSP芯片。(3)设计实时DSP系统。此阶段包括硬件设计和软件设计两个方面。硬件设计主要根据系统要求设计DSP芯片外围电路和其他电路（如转换、控制、存储、输出等电路）。软件设计主要根据

29、系统要求和所选的DSP芯片编写相应的DSP汇编软件。如果系统运算量不大，可以采用高级语言和汇编语言混合编程。(4)硬件和软件调试阶段。硬件调试一般采用硬件仿真器进行。软件调试一般借助DSP开发工具，如软件模拟器、DSP开发系统或仿真器等进行。通过比较在DSP所执行的实时程序和模拟程序执行情况来判断软件设计是否正确。(5)系统集成和测试阶段。调试阶段完成后，实时程序(chngx)被固化在EPROM或者Flash里面(lmin)。2.1.4 TMS320F2812介绍(jisho)TMS320F2812是TI公司最新推出的数字信号处理器，器件上集成了多种先进的外设，运算精度达到32位，主频高达15

30、0MHz，具有高达150MHz的处理能力，能够满足本课题系统的要求。1、时钟模块TMS320F2812处理器片上有基于PLL的时钟模块，为器件及各种外设提供时钟信号。PLL是通过相应的控制寄存器配置的，它有4位倍频设置位，可以实现0.55倍的倍频。2、总线存储器接口有3条地址总线：(1)PAB程序地址总线，PAB用来传送来自程序空间的读写地址。PAB是一个22位的总线。(2)DRAB数据读地址总线，32位的DRAB用来传送来自数据空间的读地址。(3)DWAB数据写地址总线，32位的DWAB用来传送来自数据空间的写地址。存储器接口还有3条数据总线：(1)PRDB程序读数据总线，PRDB在读取程序

31、空间时用来传送指令或数据。PRDB是一个32位的总线。(2)DRDB数据读数据总线，DRDB在读取数据空间时用来传送数据。DRDB是一个32位的总线。(3)DWDB数据/程序写数据总线，32位的DWDB在对数据空间写数据时用来传送数据。3、片内存储器TMS320F2812存储器内部有128K16位的flash存储器、两块4K16位的单口随机存储器(SRAM)、一块8K16位的单口随机存储器、两块lK16位的单口随机存储器，每个模块都能够独立访问，而且每个模块都可以映射到程序和数据空间。4、通用输入输出口TMS320F2812处理器上有多达56个通用目的的数字量I/O引脚，大部分I/O引脚在内部

32、集有上拉功能。2.1.5 DSP开发(kif)平台目前DSP的发展趋势是处理器更新、更复杂、更新速度更快，DSP应用也向多处理、多通道发展，变得越来越复杂。与此同时，市场对基于DSP的产品需求越来越大，竞争也越来越激烈(jli)，因此对开发效率的要求也越来越高。对于开发者，要想在有限的开发周期内充分利用DSP器件的有效开发工具至关重要。DSP的基本开发工具包括代码产生工具和代码调试工具。代码产生工具对用户开发的高级语言、汇编语言(hu bin y yn)或两者的混合语言编写的源代码进行编译、链接，生成可以在目标DSP上运行的可执行代码。代码产生工具主要包括：C/C+编译器、汇编器和链接器等。集

33、成开发环境CCS(Code Composer studio)是TI公司为TMS320系列DSP设计的高度集成的软件开发和调试环境，它将DSP工程项目管理、源代码的编辑、目标代码的生成、调试和分析都打包在一个环境中提供给用户，CCS基本涵盖了DSP软件开发的每一个环节，下图给出了应用CCS进行系统软件开发的总体流程。图2.1 应用CCS进行软件开发的总体流程CCS内部集成了以下软件工具：(1)代码产生工具，包括C/C+编译器、汇编优化器、汇编器以及链接器；(2)软件仿真器；(3)实时基础软件DSPBIOS；(4)主机与目标机之间的实时数据交换软件RTDX；(5)实时分析和数据可视化软件。CCS集

34、成的源代码编辑环境，使程序的调试和修改更为方便；CCS集成的代码生成工具，使程序员不用记住繁琐的命令，也不用在Dos命令窗口键入大量的命令和参数；CCS集成的调试工具，使调试程序一目了然，大量的各种观察窗口使程序员可以看到DSP内部寄存器、存储器运行情况，使程序调试和修改变得非常方便。2.2 字符(z f)叠加芯片ATV5730A寄存器简介(jin ji)2.2.1 STV5730A的特点(tdin)专用芯片STV5730A的主要特点如下：片内存储了128个标准字符，每个字符为12*18的点阵结构：每页最多可以显示308个字符；片内提准确的内部电压参考；提供片内行锁相；片内有视频时序产生器；输

35、入视频信号箝位和同步提取功能；垂直同步分离功能；输入全电视信号同步重插功能；对输入端有无全电视信号的探测功能；PAL/NTSC制色度编码；专用引脚用于亮度和色度的外部滤波；输出全电视信号的增益可以控制在0dB或6dB；多标准的半透明混合模式；不透明的混合模式；正常的满页模式；视频满页模式；适合于家用录像系统；与微处理机有通用的三线串行接口。2.2.2 STV5730A的功能描述STV5730A可以工作在“混合模式”或“满页模式”：（1）混合模式器件与送入的全电视信号锁定。字符以黑白或半透明方式叠加在电视信号上。此时也可以通过器件输出R/G/B的将字符叠加上彩色。（2）满页模式器件产生彩色的PA

36、L或NTSC制彩色全电视信号的同时，也产生R/G/B输出。此时STV5730A支持“正常满页模式”和“视频满页模式”。字符文本特点：每页11行*28列，最多308个字符，屏幕显示位置有58个水平位置，63个垂直位置，每个字符有8种可供选择的颜色，8种字符背景颜色，8种字符边界颜色，8种屏幕背景颜色。每个字符有3个独立的缩放因子，并且水平和垂直方向的缩放是独立的。字符或背景都可以闪烁，闪烁的频率可以由软件来控制。2.2.3 STV5730A的典型(dinxng)应用电路图2.2所示为STV5730A的应用电路图，应用此电路，可以实现(shxin)在屏幕上叠加半透明的字符。电路中12、13、14为

37、DSP的三个普通(ptng)I/O口的引脚。图2.2 STV5730A的典型应用电路2.2.4 STV5730A的寄存器描述STV5730A有以下5个可编程的控制寄存器：缩放寄存器（Zoom）选择字符由多少像素组成，即显示字符的大小。色彩寄存器（Color）确定屏幕背景、字符背景和字符边界颜色。控制寄存器（Control）是一个重要的寄存器，它选择STV5730A的工作模式（混合模式还是全页模式），使能字符显示与否，选择PAL和NTSC制式等重要的显示参数。位置寄存器（Position）调整字符串远点在屏幕上的显示位置。模式寄存器（Mode）也是一个须重点关注的寄存器，它直接控制外部的输入/输

38、出引线，设置同步重插入等重要参数。每个寄存器详细的位定义，参见数据手册，在此不在赘述。 第三章 系统硬件设计3.1方案设计在视频检测系统中，经常会将检测的结果或一些参数通过视频图像进行显示，即在视频图像信号中叠加一些具有标示作用的图形或字符，这就要用到视频图像叠加技术。这项技术是视频图像应用技术中的一个(y )重要领域，在视频检测系统中发挥着重要的作用。常用的视频图像叠加方法有：(1)使用叠加芯片(xn pin)进行叠加；(2)使用计数器计算(j sun)像素点进行叠加；(3)在后续的数据处理过程中实现叠加，即在PC机上用软件实现。第一种方法，使用叠加芯片能够很好地实现字符的叠加，简单易实现，

39、但很难实现一些特殊图形的叠加，如直线、曲线等图形的叠加，而要实现这些图形的叠加需要增加一些硬件电路，电路比较复杂；第二种方法，使用计数器计算像素点能够实现字符、图形的叠加，但需要许多配套电路，如字符字模点阵存储器等，这也会增加系统的成本；第三种方法，在PC机上用软件实现，能够实现字符、图形的叠加，但不是实时显示，并且携带不方便。基于以上分析，本设计所要叠加字符仅限于时间字符的叠加，没有涉及到特殊字符和图形的叠加，故采用第一种方法即可实现时间字符的叠加，且实现起来简单方便。本文采用DSP作为核心控制系统，与字符叠加芯片STV5730A共同完成字符叠加功能，系统利用很短的时间直接将字符叠加到视频图

40、像中去，这样既实现了实时显示，也节省了系统的硬件成本。本文设计了一个以DSP为主控芯片的视频图像叠加系统，主要是将DSP内部定时器产生的时钟信息叠加到相机输出的视频图像中。利用本文技术实现的视频叠加，整个系统由一片DSP芯片和一片字符叠加芯片实现，减少了系统的体积和功耗，而且用DSP模拟的显示时序可以使叠加的字符精度得到提高，灵活性得到增强，满足了不同的应用要求。3.2 系统组成本文所设计的图像叠加系统 三恒星科技. HYPERLINK /bookshop/bookinfo.asp?bookcode=TN081930%20&booktype=main t _blank TMS320F2812

41、DSP原理与应用实例 M.人民邮电出版社，2005由相机模块、预处理模块、视频图像叠加模块，DSP控制模块、显示模块、供电模块等组成。相机模块采用的是CMOS摄像头，采集到的是模拟视频信号；预处理模块对模拟视频信号进行视频箝位、放大等处理；视频叠加模块是利用STV5730A字符叠加芯片实现实时时间字符的叠加；DSP控制模块采用型号为TMS320F2812的数字信号处理器来实现对视频图像的字符叠加，在视频图像中叠加实时时间信息；然后从字符叠加芯片中输出的即为模拟视频信号，可以直接连接监控显示系统进行显示。整个系统的工作流程为：从摄像头输出的模拟视频信号经预处理模块进行相关处理后送入到字符叠加芯片

42、中，与此同时DSP首先对字符叠加芯片进行工作模式配置，然后将内部时钟电路产生的实时时钟信息写入到字符叠加芯片的ROM中，在DSP信号的控制下，系统字符叠加芯片实现对输入模拟视频信号进行相应的时间信息叠加，并顺序输出，送出的模拟视频信号有监控系统等的显示器显示。系统组成(z chn)框图如图3.1所示。图3.1系统(xtng)组成框图3.3 系统(xtng)硬件电路设计3.3.1预处理模块设计预处理模块对模拟视频信号进行阻抗匹配、直流恢复和放大。如图3.2所示，其中阻抗匹配是因为视频信号输入需要加入75的电阻接地以实现阻抗匹配。在视频信号中有背景信号，而背景信号往往是变化缓慢的信号，可以认为是直

43、流信号，而经过电容后这些直流信号就丢失了，为了得到正确的信号，就需要恢复直流分量。在视频放大中因为标准视频信号的峰峰值是1V的，而视频A/D芯片的输入往往是2V甚至更高的，因此为了能够使视频输入达到视频A/D芯片对输入信号的要求就需要将视频信号进行相应的放大。在本文中，上述功能的具体实现方法为：利用二极管箝位的方式来实现直流分量的恢复；利用LM318运算放大器进行视频信号的放大。选用LM318的原因主要是考虑到视频信号的带宽为6MHz，如果采用放大器的带宽较低，必然会造成信号的失真。而LM318的带宽是15MHz的，完全能够满足放大两倍的要求，如果需要放大到更大的幅度，就需要使用其他一些更高带

44、宽的视频放大器了。图3.2 视频(shpn)预处理过程3.3.2 相机(xingj)模块电路设计CMOS图像传感器是近年发展(fzhn)起来的一种新型固体图像传感器，由于采用了相同的CMOS工艺，因此可以将像素阵列与驱动电路和信号处理电路等集成在同一块芯片上。而且，现在越来越多的CMOS图像传感器芯片将A/D集成进去，因此除了模拟视频输出外，还可直接输出数字视频信号和同步信号。这样，利用CMOS图像传感器构成图像采集系统时，传统图像采集卡的A/D、同步分离等电路就没有必要了，而仅需设计适当的接口电路。现在，由CMOS图像传感器构成的所谓“单芯片成像系统”（Camera on Chip）已在包括

45、视频图像获取和数字化、视频会议、可视电话、视频电子邮件、多媒体应用、数字相机等诸多领域有了广泛的应用和发展潜力。本文所设计的视频图像字符叠加系统的相机模块采用的是实验室自主研发的基于CMOS图像传感器的相机模块，其核心采用的是OmniVision公司生产的OV7620芯片。OV7620是一款单片VGA模式黑白数字像机芯片，具有307200个像素（640480），最高可以30帧/秒的速度输出数字图像数据。1/3英寸数字式CMOS图像传感器OV7620，总有效像素单元为664(水平方向)492(垂直方向)像素；内置10位双通道A/D转换器，输出8位图像数据;具有自动增益和自动白平衡控制，能进行亮度

46、、对比度、饱和度、校正等多种调节功能；其视频时序产生电路可产生行同步、场同步、混合视频同步等多种同步信号和像素时钟等多种时序信号;5V电源供电，工作时功耗120mW，待机时功耗 48 dB 最大像素：(H)664 x (V)492； 缺省有效像素：(H)640 x (V)480CCIR601, CCIR656, ZV 端口：支持8/16 位视频数据 SCCB接口：最大速率支持400 kBit/s YCrCB或YUV输出格式：支持TV或监视器显示 图3.3 OV7620图像传感器芯片及相机模块下图为OV7620的工作时序，其中PCLK为图像传感器的像素时钟，Y信号为8位的亮度信号，UV为8位的色

47、度信号，VSYNC为场同步信号，HREF为行同步信号，FODD为奇/偶场信号。图3.4 OV7620的工作时序在本设计中，OV7620输出的视频信号采用8位的RCB格式，设置的图像床后大小为640480，按照QVGA的采样比例采集图像数据，这些都是通过DSP对OV7620做SCCB设置完成的。OV7620这款图像传感即可使用数字格式输出，又可选择模拟视频格式输出，本设计选用的是该芯片的模拟视频格式输出方式。基于OV7620图像(t xin)传感器的相机模块电路如下：图3.5 基于OV7620图像传感器的相机(xingj)模块电路图本文所设计(shj)的CMOS相机模块选用的是OV7620这款图

48、像传感器的模拟视频输出方式，图像传感器的13脚VTO为模拟视频输出管脚，如图所示，该电路为OV7620图像传感器工作的基本外围电路，该相机模块在使用过程中，如不进行字符叠加，可将13脚与地线组成的一对视频信号线直接连接到监控器显示屏上进行视频图像显示。OV7620内置了两个控制机制。A：在商店或复位状态下，包括硬件和软件状态，管脚状态一次性读入。B:SCCB接口。两种方法相互排斥。每次只能用一种。由SBB管脚来选择，方法A只可以用整个芯片的部分功能，上电复位方法是一次性设置的，一旦设置，以后不可改变。SCCB接口控制可以使用芯片的所有功能，在本设计中采用SCCB方式来设置OV7620的工作模式

49、。SCCB接口控制方式是通过SCCB接口，对状态控制寄存器直接进行读写控制，达到需要的工作状态。从应用的角度而言，SCCB 方式更加灵活一些，但该方式下传感器必须工作在从模式（Slave Mode）下。本文仅讨论SCCB接口控制方式。当传感器仅仅作为一个从设备（Slave Device）工作，与其连接的必须是主设备（Master Device）。一个主设备通过SCCB连接和控制至少一个从设备。一个3线SCCB除了提供时钟（SIO_C）和数据（SIO_D）以外还有一个片选信号SCCB_E（图1所示），使其可以连接多个从设备。经过修改的2线串行总线则省略了片选信号SCCB_E，因此它只能通过SCC

50、B接口连接一个从设备（图2所示）。3.3.3 I2C总线(zn xin)和SCCB总线(zn xin)I2C总线(zn xin)的工作原理I2C总线是由数据线SDA和时钟线SCL构成的串行总线，可发送和接收数据。在CPU与被控IC之间、IC与IC之间进行数据的双向传送，标准模式下最高传送速率达100kbps。各种被控电路均并联在这条总线上，但就像电话机一样只有拨通各自的号码才能工作，所以每个电路和模块都有一个唯一的地址。在信息的传输过程中，I2C总线上并接的每一个模块电路既是主控器(或被控器)，又是发送器(或接收器)，这取决于它所要完成的功能。CPU发出的控制信号分为地址码和控制量两部分，地址

51、码用来选址，即接通需要控制的电路，确定控制的种类；控制量决定该调整的类别(如对比度、亮度等)及需要调整的量。这样，各控制电路虽然挂在同一条总线上，却彼此独立，互不相关。I2C总线在传送数据过程中共有三种类型信号，它们分别是：开始信号、结束信号和应答信号。图3.6 I2C总线的数据传输流程开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。应答信号：接收数据的IC芯片在接收到8bit数据后，向发送数据的IC芯片发出特定的低电平脉冲，表示已收到数据。CPU向受控单元发出一个信号后，等待受控单元发出一个应答信号，

52、CPU接收到应答信号后，根据实际情况做出是否继续传递信号的判断。若未收到应答信号，则判断为受控单元出现故障。I2C总线特征：1、只要求两条总线线路：一条串行数据线SDA，一条串行时钟线SCL； 2、每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机/从机关系软件设定地址，主机可以作为主机发送器或主机接收器； 3、它是一个真正的多主机总线，如果两个或更多主机同时初始化，数据(shj)传输可以通过冲突检测和仲裁防止数据被破坏； 4、串行的8 位双向数据传输位速率在标准模式(msh)下可达100kbit/s，快速模式下可达400kbit/s，高速模式下可达3.4Mbit/s； 5、连接到

53、相同总线的IC 数量只受到总线的最大电容(dinrng)400pF 限制。I2C总线术语：发送器：发送数据到总线的器件； 接收器：从总线接收数据的器件； 主机：初始化发送产生时钟信号和终止发送的器件； 从机：被主机寻址的器件； 多主机：同时有多于一个主机尝试控制总线但不破坏传输； 仲裁：是一个在有多个主机同时尝试控制总线但只允许其中一个控制总线并使传输不被破坏的过程； 同步：两个或多个器件同步时钟信号的过程 。I2C总线位传输：由于连接到I2C 总线的器件有不同种类的工艺（ HYPERLINK /view/22318.htm t _blank CMOS、 HYPERLINK /view/135

54、3428.htm t _blank NMOS、双极性），逻辑0（低）和逻辑1（高）的电平不是固定的，它由电源VDD的相关电平决定，每传输一个数据位就产生一个时钟脉冲。 数据的有效性：SDA 线上的数据必须在时钟的高电平周期保持稳定。数据线的高或低电平状态只有在SCL 线的时钟信号是低电平时才能改变 。图3.7 I2C位传输数据有效性起始和停止条件SCL 线是高电平时，SDA 线从高电平向低电平切换，表示起始条件； SCL 线是高电平时，SDA 线由低电平向高电平切换，表示停止条件。 起始和停止条件一般由主机产生，总线(zn xin)在起始条件后被认为处于忙的状态 ，在停止条件的某段时间后总线被

55、认为再次处于空闲(kngxin)状态。 如果产生重复起始条件(tiojin)而不产生停止条件，总线会一直处于忙的状态，此时的起始条件（S）和重复起始条件（Sr） 在功能上是一样的。图3.8 起止和停止条件SCCB是简化的I2C协议，SIO-l是串行时钟输入线，SIO-O是串行双向数据线，分别相当于I2C协议的SCL和SDA，即一条为串行数据线SCCB_SDA，一条为串行时钟线SCCB_SCL。SCCB的总线时序与I2C基本相同，它的响应信号ACK被称为一个传输单元的第9位，分为Dont care和NA。Dont care位由从机产生；NA位由主机产生，由于SCCB不支持多字节的读写，NA位必须

56、为高电平。另外，SCCB没有重复起始的概念，因此在SCCB的读周期中，当主机发送完片内寄存器地址后，必须发送总线停止条件。不然在发送读命令时，从机将不能产生Dont care响应信号。每个连接到总线的从器件都有一个唯一的地址，主器件通过这个地址对它进行读写。DSP通过SCCB通信设定OV7620的功能寄存器的数值。Ov7620的功能寄存器的地址为0 x000 x7C。通过设置相应的寄存器，可以使OV7620工作于不同的模式，如数据输出方式、黑白或彩色模式以及赛秒方式等功能控制。写寄存器的过程为：间的三相写数据的方式，即在写寄存器的过程中先发送OV7620的ID地址，然后发送写数据的目的寄存器地

57、址，最后发送要写入的数据。如果给连续的寄存器写数据，写完一个寄存器后，OV7620会自动把寄存器地址加1，程序可继续向下写，而不需要再次输入ID地址，从而三相写数据变为两相写数据的方法。数据传输时序图如下图所示。SCCB控制总线功能的实现完全是依靠SCCB_SCL、SCCB_SDA线上电平的状态以及两者之间的相互配合实现的。SCCB_SCL为高电平时，SCCB_SDA出现一个下降沿，此时传输启动。在启动条件满足后，SCCB_SDA为稳定数据状态，SCCB_SCL产生一个正脉冲，将栓送移位数据。当SCCB_SCL为高电平时，SCCB_SDA出现一个上升沿，传输停止。图3.9 SCCB通信协议数据

58、传输时序(sh x)图3.3.4 TMS320F2812控制电路设计(shj)本文的主控芯片(xn pin)采用的是型号为TMS320F2812的数字信号处理器DSP芯片，其特点如下：1、具有32位定点DSP TMS320C28xTMCPU内核2、存储器4K 16 Boot ROM18K 16 RAM128K 16 Flash3、速度6.6ns的指令周期，每秒可以执行150M条指令。4、事件管理器（EV）12路比较PWM通道；4个16位通用定时器，均具有4种计数模式；6个全比较单元；6个捕获单元，其中4个具有连接正交编码器脉冲的功能；外部时钟输入和外部比较输入。5、模/数转换器（ADC）内置具

59、有两个8选1多路切换器和双采样保持器的12位ADC内核；快速的转换时间（S/H+转换）为80ns（ADC工作在25MHz）；16个模拟输入通道；自动排序功能，具有两个独立的最多可选择8个模拟转换通道的排序器，可独立以双排序器模式工作，也可级连后组成最多可选择16个通道的模式，每次需要转换的通道均可通过编程来选择；多个触发源可启动ADC，可通过软件、EVA、EVB和外部引脚来触发；采样和保持获取时间窗具有单独的预定标。6、具有56个单独可编程的多路复用I/O引脚7、串行外设接口模块（SPI）8、串行通信接口模块(m kui)（SCI）9、CAN控制器模块(m kui)（CAN）10、多通道缓冲(

60、hunchng)串行口（McBSP）总体设计结构框图图3.10 字符叠加系统总体框图DSP与图像传感器OV7620接口电路设计在I2C实际应用 何立民. I2C总线应用系统设计M.北京：北京航空航天大学出版社，1995中，如果前端处理器提供了I2C总线接口，SCL、SDA信号线可以直接与从设备的相应引脚相连；如果前端处理器不具备I2C总线接口，有两种解决方法：(1)采用I2C串行总线控制器，将一般的并行总线与I2C串行总线对接；(2)利用前端处理器的I/O口编程模拟I2C总线时序实现与视频编/解码器的连接。图3.3是采用DSP-TMS320F2812的I/O口模拟I2C总线时序实现与图像传感器