现场可编程门阵列的结构与设计

1、现场可编程门阵列的结构与设计             现场可编程门阵列的结构与设计 聂涛，黄少先 (华南理工大学电力学院，广东 广州 510640）    摘  要： 现 场 可 编 程 门 阵 列 （ FPGA Field Programmable Gate Array)是 上 世 纪 80年 代 末 发 展 起 来 的 新 型 大 规 模 集 成 逻 辑 器 件 。 它 采 用 高 级 计 算 机 辅 助 设 计 技 术 进 行 器

2、 件 的 开 发 与 设 计 ,其 优 越 性 大 大 超 过 普 通 TTL集 成 门 。 重 点 介 绍 了 FPGA的 基 本 组 成 原 理 及 设 计 方 法 。    关键词： 现 场 可 编 程 门 阵 列 ； 可 配 置 逻 辑 块 ； 专 用 集 成 电 路  1 引 言    FPGA是 上 世 纪 80年 代 末 开 始 使 用 的 大 规 模 可 编 程 数 字 集 成 电 路 器 件 。 它 充 分 利 用 计 算 机 辅 助 设 计 技 术 进 行 器 件 的 开 发 与 应 用 。 用 户 借

3、助 于 计 算 机 不 仅 能 自 行 设 计 专 用 集 成 电 路 芯 片 ， 还 可 在 计 算 机 上 进 行 功 能 仿 真 和 实 时 仿 真 ， 及 时 发 现 问 题 ， 调 整 电 路 ， 改 进 设 计 方 案 。 这 样 ， 设 计 者 不 必 动 手 搭 接 电 路 、 调 试 验 证 ， 只 须 在 计 算 机 上 操 作 很 短 的 时 间 ， 即 可 设 计 出 与 实 际 系 统 相 差 无 几 的 理 想 电 路 。 而 且 ， FPGA器 件 采 用 标 准 化 结 构 ， 体 积 小 、 集 成 度 高 、 功 耗 低 、 速 度 快 ， 可 无 限 次

4、反 复 编 程 ， 因 此 ， 成 为 科 研 产 品 开 发 及 其 小 型 化 的 首 选 器 件 ， 其 应 用 极 为 广 泛 。2 FPGA的 基 本 组 成 原 理    FPGA的 基 本 组 成 与 生 产 厂 家 有 关 ， 不 同 厂 家 的 器 件 其 结 构 、 工 艺 技 术 和 编 程 方 法 各 不 相 同 。 目 前 国 内 广 泛 使 用 Xilinx公 司 生 产 的 FPGA器 件 。 XilinxFPGA采 用 逻 辑 单 元 阵 列 (Logic Cell Array 简 称 LCA)结 构 ， 其 示 意 图 如 图 1

5、所 示 。     由 图 1可 知 ， XilinxFPGA由 3个 可 编 程 基 本 单 元 阵 列 组 成 ： 输 入 /输 出 块 (I/O Block 简 称 I/OB)阵 列 ， 可 配 置 逻 辑 块 (Configurable Logic Block 简 称 CLB)阵 列 及 可 编 程 互 连 网 络(Programmable Interconnect 简 称 PI)。 其 中 输 入 /输 出 块 排 列 在 芯 片 周 围 ， 它 是 可 配 置 逻 辑 块 与 外 部 引 脚 的 接 口 。 可 配 置 逻 辑 块 是 FPGA的 核

6、心 ， 它 以 矩 阵 形 式 排 列 在 芯 片 中 心 。 每 个 CLB均 可 实 现 一 个 逻 辑 功 能 小 单 元 。 各 CLB之 间 通 过 互 连 网 络 编 程 连 接 ， 以 实 现 复 杂 的 逻 辑 功 能 。3 FPGA的 开 发 过 程    FPGA的 开 发 过 程 依 赖 于 它 的 软 件 开 发 系 统 ,其 设 计 流 程 如 图 2所 示 。     由 图 2可 知 ， FPGA的 基 本 设 计 流 程 分 为 3部 分 ： 设 计 输 入 ， 设 计 实 现 及 设 计 验 证 。3

7、.1 设 计 输 入    设 计 输 入 是 将 要 实 现 的 逻 辑 关 系 以 开 发 系 统 所 支 持 的 方 式 输 入 计 算 机 ， 这 是 设 计 FPGA的 开 始 。 有 多 种 方 法 实 现 设 计 输 入 ， 最 常 用 的 是 原 理 图 编 辑 器 。 它 允 许 用 2种 方 式 进 行 设 计 输 入 ：    1)图 形 输 入 这 种 输 入 方 式 允 许 使 用 元 件 库 中 提 供 的 各 种 常 规 门 电 路 及 逻 辑 部 件 (宏 单 元 )设 计 电 路 ， 并 以 原 理

8、图 的 方 式 输 入 ；    2)文 本 输 入 这 种 输 入 方 式 允 许 使 用 高 级 可 编 程 逻 辑 设 计 语 言 ， 如 VHDL， ABEL、 CUPL语 言 等 编 写 输 入 文 件 ,也 允 许 直 接 用 布 尔 方 程 进 行 输 入 。    设 计 输 入 的 目 的 是 要 产 生 一 个 XNF ( Xilinx Netlist Format) 文 件 ， 这 是 设 计 实 现 和 设 计 验 证 的 输 入 文 件 。 如 果 同 时 采 用 图 形 输 入 和 文 本 输 入 ， 则

9、还 需 要 进 行 归 并 (XNFMERGE)处 理 ， 以 产 生 一 个 完 整 的 XNF文 件 。3.2 设 计 实 现    设 计 实 现 是 设 计 开 发 过 程 的 核 心 ， 其 主 要 任 务 是 对 归 并 后 的 XNF文 件 进 行 分 割 、 布 局 和 布 线 。 分 割 是 把 XNF文 件 中 的 逻 辑 设 计 经 过 化 简 ， 分 割 成 为 以 CLB及 I/OB为 基 本 单 元 的 逻 辑 设 计 。 布 局 是 把 分 割 后 的 逻 辑 设 计 分 配 到 FPGA的 相 应 CLB及 I/OB位 置 。 布

10、线 是 对 已 布 局 好 的 CLB， I/OB进 行 连 线 。 Xilinx开 发 软 件 具 有 自 动 布 局 、 布 线 功 能 ， 它 能 在 布 局 、 布 线 过 程 中 采 用 一 系 列 优 化 程 序 ， 找 出 最 佳 布 局 、 布 线 方 案 。 设 计 实 现 的 最 终 目 的 是 产 生 符 合 设 计 要 求 的 比 特 流 文 件 。 这 是 用 来 为 FPGA芯 片 装 载 的 二 进 制 文 件 。3.3 设 计 验 证    设 计 验 证 主 要 是 对 电 路 进 行 仿 真 测 试 。 仿 真 测 试 包 括

11、功 能 仿 真 和 实 时 仿 真 。 功 能 仿 真 假 设 信 号 通 过 每 个 逻 辑 门 产 生 同 样 的 延 迟 时 间 (0.1ns)， 而 通 过 路 径 没 有 延 时 。 这 种 仿 真 可 测 试 系 统 功 能 是 否 满 足 设 计 要 求 。 实 时 仿 真 是 在 布 局 布 线 后 进 行 ， 它 能 按 照 所 选 器 件 的 实 际 延 迟 时 间 进 行 模 拟 ， 主 要 用 来 验 证 系 统 的 时 序 关 系 。    设 计 输 入 、 设 计 实 现 和 设 计 验 证 三 个 部 分 交 替 进 行 ， 最 后

12、 得 到 完 全 满 足 设 计 要 求 的 二 进 制 文 件 。 用 该 文 件 通 过 加 载 电 缆 或 编 程 EPROM对 FPGA加 载 ， 即 可 得 到 用 户 需 要 的 专 用 集 成 电 路 芯 片 。4 FPGA设 计 方 法4.1 时 钟 信 号 分 配 技 术    时 钟 分 配 网 络 是 FPGA芯 片 中 的 特 殊 布 线 资 源 ,由 特 定 的 引 脚 和 特 定 的 驱 动 器 驱 动 ,只 能 驱 动 芯 片 上 触 发 器 的 时 钟 输 入 端 或 除 了 时 钟 输 入 端 外 有 限 的 一 些 负 载 ,其

13、 反 相 功 能 一 般 可 在 可 编 程 逻 辑 块 (CLB)或 可 编 程 输 入 输 出 块 (I/OB)内 部 实 现 ,其 目 的 是 为 设 计 提 供 小 延 迟 偏 差 的 时 钟 信号 。 因 此 ， FPGA特 别 适 合 于 同 步 电 路 设 计 技 术 ， 尽 可 能 减 少 使 用 的 时 钟 信 号 种 类 。 而 在 TTL电 路 设 计 中 经 常 采 用 的 由 组 合 逻 辑 生 成 多 个 时 钟 ， 然 后 分 别 驱 动 多 个 触 发 器 以 装 入 和 保 持 数 据 的 设 计 方 法 ， 对 FPGA设 计 是 不 适 用 的 。 因 为

14、 ， 这 样 做 会 使 得 时 钟 种 类 很 多 ， 不 能 利 用 专 用 的 时 钟 驱 动 器 和 专 用 的 时 钟 布 线 资 源 ， 时 钟 信 号 只 能 由 通 用 的 布 线 资 源 拼 凑 而 成 ， 各 个 负 载 点 上 的 时 钟 延 迟 偏 差 很 大 ， 会 引 起 数 据 保 持 时 间 问 题 ， 降 低 工 作 速 度 。    对 FPGA设 计 而 言 ， 更 有 效 的 方 法 是 使 用 一 个 时 钟 信 号 ， 而 由 组 合 逻 辑 生 成 多 个 时 钟 使 能 信 号 ， 分 别 驱 动 触 发 器 的 时

15、 钟 使 能 端 ， 所 有 触 发 器 的 数 据 装 入 都 由 同 一 个 时 钟 控 制 ， 但 只 有 时 钟 使 能 信 号 有 效 的 触 发 器 才 会 装 入 数 据 ， 时 钟 使 能 信 号 无 效 的 触 发 器 则 保 持 数 据 。 这 种 方 法 充 分 发 挥 了 FPGA器 件 体 系 结 构 的 优 势 ， 是 设 计 者 应 该 尽 量 使 用 的 设 计 技 巧 。4.2 人 工 干 预 自 动 布 局 布 线    经 过 FPGA生 产 厂 家 的 不 断 努 力 ， FPGA自 动 设 计 工 具 逐 渐 趋 于 完

16、善 ， 可 以 获 得 较 高 的 布 通 率 和 芯 片 资 源 利 用 率 。 对 一 般 应 用 ， 使 用 自 动 设 计 工 具 往 往 就 可 以 了 。 但 对 于 一 些 性 能 要 求 较 高 或 者 逻 辑 功 能 比 较 复 杂 的 设 计 来 说 ， FPGA自 动 设 计 工 具 的 自 动 布 局 、 布 线 结 果 往 往 不 能 满 足 要 求 ， 此 时 比 较 有 效 的 方 法 就 是 在 原 理 图 一 级 手 工 干 预 逻 辑 分 割 和 布 局 布 线 ， 以 及 使 用 强 迫 文 件 (CST文 件 )干 预 自 动 布 局 布 线 。 对 于

17、 XC200， XC300系 列 FPGA设 计 ， 用 户 可 使 用 CLBMAP机 制 控 制 逻 辑 分 割 ， 将 某 些 功 能 映 射 到 特 定 的 可 编 程 逻 辑 块 (CLB)中 ； 对 于 XC400系 列 的 FPGA设 计 ， 可 使 用 FMAP和 HMAP机 制 实 现 逻 辑 分 割 。 此 外 ， 可 以 通 过 元 件 符 号 定 位 机 制 (LOC=)控 制 触 发 器 、 三 态 驱 动 器 、 可 编 程 逻 辑 块 等 在 芯 片 中 的 指 定 位 置 。 一 般 来 说 ， 使 用 三 态 驱 动 器 构 成 内 部 三 态 总 线 和 使

18、 用 XC4000系 列 的 硬 宏 单 元 时 人 工 指 定 位 置 ， 否 则 自 动 布 局 布 线 的 结 果 往 往 很 差 。4.3 采 用 冗 余 技 术    重 复 设 置 相 同 的 电 路 单 元 以 尽 可 能 地 减 轻 信 号 负 载 和 缩 短 互 连 延 迟 ， 是 FPGA设 计 中 获 取 高 性 能 的 一 种 常 用 方 法 。 同 时 ， 在 使 用 多 片 FPGA芯 片 时 ， 重 复 设 置 相 同 的 电 路 单 元 ， 可 以 减 少 对 FPGA芯 片 引 脚 数 量 的 需 求 。 因 为 ， 随 着 FPGA芯 片 引 脚 数 的 增 加 ， 其 成 本 也