第4章组合逻辑电路

1、33 MHz第四章第四章 组合逻辑电路组合逻辑电路 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 组合逻辑电路的竞争冒险组合逻辑电路的竞争冒险 编码器编码器 译码器译码器 比较器比较器 数据分配器与选择器数据分配器与选择器 加法器和算术逻辑单元加法器和算术逻辑单元主要内容：主要内容：33 MHz掌握组合逻辑电路的分析和设计方法。掌握组合逻辑电路的分析和设计方法。了解组合逻辑电路的竞争冒险现象及其了解组合逻辑电路的竞争冒险现象及其消除方法。消除方法。学会使用常见的组合逻辑电路及其集成学会使用常见的组合逻辑电路及其集成芯片芯片本章要求：本章要求：33 MHz4.1 组合逻辑电路的分析与设计组合

2、逻辑电路的分析与设计 逻辑电路逻辑电路组合组合逻辑电路逻辑电路时序时序逻辑电路逻辑电路功能：功能：输出只取决于输出只取决于 当前的输入。当前的输入。 组成：组成：门电路，不存在门电路，不存在记忆元件。记忆元件。功能：功能：输出取决于当输出取决于当前的输入和原前的输入和原来的状态。来的状态。组成：组成：组合电路、记组合电路、记忆元件。忆元件。33 MHz组合电路的研究内容：组合电路的研究内容：分析：分析：设计：设计：给定给定 逻辑图逻辑图得到得到逻辑功能逻辑功能分析分析 给定给定逻辑功能逻辑功能画出画出 逻辑图逻辑图设计设计33 MHz确定确定33 MHzY =Y2Y3= A AB B AB.A

3、 B.A B.A. .A BBY1.AB&YY3Y2.33 MHz反演律反演律反演律反演律33 MHzABY001 100111001=A B33 MHz.A B.Y =AB AB .AB.BAYA B = AB+AB33 MHz=A B =ABY逻辑符号逻辑符号=A BABY001 10010011133 MHzY&1.BA&C101AA=AC+BCY=ACBC 设：设：C=1封锁封锁打开打开选通选通A信号信号33 MHzY&1.BA&C011设：设：C=0选通选通B信号信号B=AC+BCY=AC BC特点特点: C=1时选通时选通A路信号；路信号；

4、C=0时选通时选通B路信号。路信号。选通电路选通电路33 MHz33 MHz例例1 1：设计三人表决电路设计三人表决电路, ,多数人同意，通过；否则不多数人同意，通过；否则不通过。通过。A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 真值表真值表输出为输出为F F，多数赞成时是，多数赞成时是“1”1”，否则是，否则是“0”0”。 同意为同意为“1”， 不同意为不同意为“0”； 33 MHzA B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1

5、1 1 0 1 1 1 1 1 真值表真值表ABCCABCBABCAFCABCABFABC001001 11 10111133 MHz(4) 根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。CABCABF& 1&AB BCF 若用与或门实现若用与或门实现33 MHzCABCAB CABCAB &ABCFCABCABF 若用与非门实现若用与非门实现33 MHz例例2 2：设计设计8421BCD8421BCD码检验电路，要求当输入量码检验电路，要求当输入量DCBA2DCBA2，或，或77时，电路输出时，电路输出F F为高电平，试为高电平，试用最少的用最少的2 2输入与非

6、门设计该电路。输入与非门设计该电路。四个逻辑变量可表示四个逻辑变量可表示1616种状态，而种状态，而BCDBCD码只用了前码只用了前1010个，故有个，故有1010101011111111六个状态冗余，视作无关项。六个状态冗余，视作无关项。33 MHz0 0 0 0 0 11 0 0 0 1 12 0 0 1 0 13 0 0 1 1 04 0 1 0 0 05 0 1 0 1 06 0 1 1 0 07 0 1 1 1 08 1 0 0 0 19 1 0 0 1 110 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1

7、1 D C B A F真值表真值表ABCDABCDABCDABCDABCDFBACABCACBCF)(0100 0111 10001110BADC111F F1133 MHz(4) 根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。BACABCACBCF)(&ABCF33 MHz竞争：竞争： 冒险：冒险：由于门电路延迟时间（传输时间）的存在，由于门电路延迟时间（传输时间）的存在，产生组合逻辑之外的干扰脉冲的现象称为产生组合逻辑之外的干扰脉冲的现象称为竞争竞争冒险现象。冒险现象。 33 MHz先 观 察 如 下 电先 观 察 如 下 电路路 =0 ，说明输出说明输出Y与与A无关，无关，

8、恒等于恒等于0（低电平），（低电平），这是理想的情况，而这是理想的情况，而实际实际Y的波形不是这的波形不是这样。由于门电路延迟样。由于门电路延迟时间的存在，时间的存在，Y的输的输出种产生了两个脉冲，出种产生了两个脉冲，这两个脉冲不是逻辑这两个脉冲不是逻辑设计所要求的。设计所要求的。AAY原因：某逻辑门输入原因：某逻辑门输入端存在互补的变量端存在互补的变量33 MHz 增加乘积项，消除互补量增加乘积项，消除互补量CAABF增加了冗余项，当增加了冗余项，当B=C=1B=C=1时，时，F=1F=1，消，消除了冒险除了冒险 加滤波电容，消除窄脉冲加滤波电容，消除窄脉冲当当B=C=1B=C=1时，时，F

9、=F=A A+ +A A，出现了冒险，出现了冒险BCCAABCAABF33 MHz4.3 编码器编码器 n 位二进制代码有位二进制代码有 2 2n 种组合，可以表示种组合，可以表示 2 2n 个信息。个信息。33 MHz例：设计一个键控例：设计一个键控8421BCD8421BCD码编码器。码编码器。SSSSSSSSSS10V1k10D7CCC86B52A493 按下S09健即分别为十进制数09编码，按下为0。33 MHz（2）由真值表写出各输出的逻辑表达式为：）由真值表写出各输出的逻辑表达式为：98SSA7654SSSSB解：（解：（1 1）列出真值表：）列出真值表：33 MHz7632SSS

10、SC98SSA 7654SSSSB 7632SSSSC 全部用与非门：全部用与非门：（3 3）由表达式画）由表达式画出逻辑图：出逻辑图：SSSSSSSSSS0123456789VCC1k10&A&BC&D&97531SSSSSD97531SSSSSD 33 MHz（4 4）增加控制使能标志）增加控制使能标志GSGS ：当按下当按下S0S9任意一个键时，任意一个键时，GS=1，表示有，表示有信号输入；信号输入；当当S0S9均没均没按下时，按下时，GS=0，表示没有信号表示没有信号输入。输入。SSSSSSSSSS0123456789ABCDGS&1VCC1k

11、1033 MHz 从上面例子不难看出，编码电路实质从上面例子不难看出，编码电路实质上就是实现用二进制表示信息和符号上就是实现用二进制表示信息和符号的电路，编码器按功能可分为二的电路，编码器按功能可分为二十十进制编码器，二进制编码器等；按信进制编码器，二进制编码器等；按信号有无权限级别又分为普通编码器和号有无权限级别又分为普通编码器和优先编码器。优先编码器。同时按下两个键怎么办？同时按下两个键怎么办？33 MHz 普通编普通编码器码器33 MHz任何时刻只允任何时刻只允许输入一个编许输入一个编码请求码请求表达式、电路图？表达式、电路图？其它输入取值组合不允许出现，为约束项。其它输入取值组合不允许

12、出现，为约束项。33 MHz765432107654321076543210765432100765432107654321076543210765432101765432107654321076543210765432102 IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY 33 MHz753107632176542IIIIYIIIIYIIIIY 33 MHz0 0 01 0 0I0I1I2I3I5I6I输入输入输输 出出Y2 Y1 Y0753

13、107632176542IIIIYIIIIYIIIIY 33 MHzY2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I733 MHz10000000111I7I6I5I4I3I1I2Y2Y1Y033 MHz33 MHz 集成优先编码器举例74148（8线-3线）输入使能端，低电平有效输出使能端，低电平有效优先编码标志，低电平有效输出反码

14、33 MHz33 MHzSIIIIIIIIIIYSIIIIIIIIYSIIIIY )()()(7656436421076543542176542SIIIIIIIIYS76543210 SIIIIIIIISSIIIIIIIISYYSEX )(765432107654321033 MHz33 MHzI0I7优先权优先权最高最高低电平低电平有效有效33 MHzY2、Y1、Y0 33 MHz33 MHz33 MHz74LS148优先编码器管脚图优先编码器管脚图33 MHz 编码器的应用编码器的应用 1.1.扩展应用扩展应用33 MHz74LS148(1)74LS148(2)图图4.3.5 4.3.5

15、用用74LS14874LS148接成的接成的1616线线44线优先编码器线优先编码器 优先权优先权最高最高编码输出的最高位编码输出的最高位(1)(1)片无有效片无有效编码请求时才编码请求时才允许允许(2)(2)片编码片编码编码输出为原码编码输出为原码33 MHz74LS148(1)74LS148(2)33 MHz2组成组成8421BCD 编码器编码器 如何利用如何利用148148芯片和门电芯片和门电路实现路实现8421BCD8421BCD编码？编码？33 MHz 二二十进制优先编码器十进制优先编码器74147 74147 优先权优先权最高最高低电平低电平有效有效33 MHz编码编码译码译码译码

16、输入：译码输入：n n位位二进制二进制代码代码译码输出：译码输出：m m位输出信号位输出信号m=2m=2n n译码规则：对应输入的译码规则：对应输入的一组二进制代码一组二进制代码有且仅有一个有且仅有一个输出端为有效电平，其余输出端为相反电平输出端为有效电平，其余输出端为相反电平33 MHz33 MHz4.4.1 输入：二进制代码（输入：二进制代码（N N位），位），输出：输出：2 2N N个信号，每个输出对应一个最小项。个信号，每个输出对应一个最小项。 线线线线译译码码器器 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 33 MHz321SSSS 输出端输出端33 MHz)

17、7210(Yi,imSi 7012760126501254012430123201221012100120YYYYYYYYmAAAmAAAmAAAmAAAmAAAmAAAmAAAmAAA 33 MHz33 MHz二进制译码器二进制译码器74LS13874LS1381234ABCD4321DCBATitleNumberRevisionSizeBDate:26-Aug-2000Sheet of File:D:T_sdnt_sdn52101.schDrawn By:71Y(4)16(5)1Y(6)115(3)11Y(2)114(1)1Y(7)13(9)E1Y(10)312(11)1Y(12)E&am

18、p;1(13)2&Y(14)&0(15)E&Y1&2&EN&A&(C)(b)&1&(a)&A&7&0G&AG0&BIN/OCT1234567A00021&ENA1A21EE2E3DX1234567A00021&A1A21EE2E3G07逻辑符号逻辑符号 国标符号国标符号简化逻辑符号简化逻辑符号33 MHz 构成逻辑函数最小项发生器构成逻辑函数最小项发生器 如果将一逻辑函数的输入变量加到译码器的译码如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码器的每一个输出端

19、都对应一个逻辑输入端，则译码器的每一个输出端都对应一个逻辑函数的最小项。函数的最小项。 输入变量输入变量m0二进制译码器二进制译码器74LS13874LS138应用应用ABCCBACBACBACBACBACBACBACBAm1m2m3m4m5m6m7注意顺序注意顺序33 MHz例例1 用译码器用译码器74138实现组合逻辑电路实现组合逻辑电路F（X,Y,Z）=m(2,3,6,7) XYZZXYYZXZYXmZYXF7 , 6 , 3 , 2,XYZZXYYZXZYXF(2(2）将函数）将函数F F转换成最小项表达式转换成最小项表达式(3)(3)利用摩根定律变换利用摩根定律变换 将三个控制端按允

20、许译码条件进行处理将三个控制端按允许译码条件进行处理33 MHz(4) (4) 将将2 2，3 3，6 6，7 7的输出作为与非门输入，的输出作为与非门输入，便得到逻辑函数便得到逻辑函数F FZYX33 MHz例例2 2 用用7413874138译码器实现一位减法器译码器实现一位减法器解：解：A Ai i、B Bi i、C Ci i分别表示被减数、减数和低位来的借分别表示被减数、减数和低位来的借位，位，D Di i、C Ci+1i+1表示差和该位的借位信号表示差和该位的借位信号（1 1）列真值表）列真值表33 MHz（2 2）写出表达式并化简）写出表达式并化简7421YYYYCBACBACBA

21、CBACBACBACBACBADiiiiiiiiiiiiiiiiiiiiiiiii 73211YYYYCBACBACBACBACiiiiiiiiiiiii 33 MHz（3）画逻辑图）画逻辑图 用 一 片用 一 片7413874138加二加二个与非门就个与非门就可实现该组可实现该组合逻辑电路。合逻辑电路。可见，用译码器实现多输出逻辑函可见，用译码器实现多输出逻辑函数时，优点更明显。数时，优点更明显。33 MHz译码器的扩展译码器的扩展用两片用两片7413874138扩展为扩展为4 4线线1616线译码器线译码器Y0Y1Y2Y7S2Y374LS138(1)Z5Z0Z6Z1Z7Z3Z2Z4Y4Y5

22、Y6S3S1A0A1A2Y0Y1Y2Y7S2Y374LS138(2 )Z13Z8Z14Z9Z15Z11Z10Z12Y4Y5Y6S3S1A0A1A2D0D1D2D3+5v74LS13874LS138应用应用33 MHzY0Y1Y2Y7S2Y374LS138(1)Z5Z0Z6Z1Z7Z3Z2Z4Y4Y5Y6S3S1A0A1A2Y0Y1Y2Y7S2Y374LS138(2)Z13Z8Z14Z9Z15Z11Z10Z12Y4Y5Y6S3S1A0A1A2D0D1D2D3+5v33 MHz由由74LS13874LS138译码器构成的译码器构成的数据分配器数据分配器 74LS13874LS138应用应用有关内容

23、在分配器中介绍有关内容在分配器中介绍33 MHz4.4.2 33 MHz0123401233012320123101230AAAAYAAAAYAAAAYAAAAYAAAAY 0123901238012370123601235AAAAYAAAAYAAAAYAAAAYAAAAY 33 MHz 二二- -十进制译码器十进制译码器74LS4274LS42的真值表的真值表33 MHz4.4.3 数字显示译码数字显示译码二二 十十进进制制代代码码33 MHzgfedcba 由七段发光二极管构成由七段发光二极管构成例：例： 共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0

24、 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcba共阴极接法共阴极接法abcdefg133 MHz2 2七段显示译码器七段显示译码器74487448 七段显示译码器七段显示译码器74487448是一种与共阴极数是一种与共阴极数字显示器配合使用的集成译码器。字显示器配合使用的集成译码器。33 MHz33 MHz74487448的逻辑功能：的逻辑功能：（1 1）正常译码显示。）正常译码显示。LTLT=1=1，BIBI/ /RBORBO作输出时，对输入为十进制数作输出时，对输入为十进制数l l1515的二进制码（的二进制码（

25、0001000111111111）进行译码，产生对应的七段显示码。）进行译码，产生对应的七段显示码。（2 2）灭零。当）灭零。当LTLT=1=1，而输入为，而输入为0 0的二进制码的二进制码00000000时，只有当时，只有当RBIRBI =1 =1时，时，才产生才产生0 0的七段显示码的七段显示码, ,如果此时输入如果此时输入RBI RBI =0=0 ，则译码器的则译码器的a ag g输出输出全全0 0，使显示器全灭；所以，使显示器全灭；所以RBIRBI称为灭零输入端。称为灭零输入端。（3 3）试灯。当）试灯。当LTLT=0=0时，无论输入怎样，时，无论输入怎样，a ag g输出全输出全1

26、1，数码管七段全，数码管七段全亮。由此可以检测显示器七个发光段的好坏。亮。由此可以检测显示器七个发光段的好坏。 LTLT称为试灯输入端。称为试灯输入端。（4 4）特殊控制端）特殊控制端BIBI/ /RBORBO。BIBI/ /RBORBO可以作输入端，也可以作输出端。可以作输入端，也可以作输出端。 作输入使用时，如果作输入使用时，如果BIBI=0=0时，不管其他输入端为何值，时，不管其他输入端为何值，a ag g均输出均输出0 0，显示器全灭。因此，显示器全灭。因此BIBI称为灭灯输入端。称为灭灯输入端。 作输出端使用时，受控于作输出端使用时，受控于RBIRBI。当。当RBIRBI=0=0，输

27、入为，输入为0 0的二进制码的二进制码00000000时，时，RBORBO=0=0，用以指示该片正处于灭零状态。所以，用以指示该片正处于灭零状态。所以，RBORBO 又称为灭零输出又称为灭零输出端。端。33 MHz（1 1）正常译码显）正常译码显示 。示 。L TL T= 1= 1 ，BIBI/ /RBORBO作输出作输出时，对输入为时，对输入为十进制数十进制数l l1515的 二 进 制 码的 二 进 制 码（0001000111111111）进行译码，产进行译码，产生对应的七段生对应的七段显示码。显示码。（2 2）动态灭零。）动态灭零。当当LTLT=1=1，而输，而输入为入为0 0的二进制

28、的二进制码码00000000时，只时，只有当有当RBIRBI =1 =1时，时，才产生才产生0 0的七段的七段显示码显示码, ,如果此如果此时输入时输入RBI RBI =0=0 ，则译码器的则译码器的a ag g输出全输出全0 0，使，使显示器全灭；显示器全灭；所以所以RBIRBI称为灭称为灭零输入端。零输入端。（ 3 3 ） 试 灯 。 当） 试 灯 。 当L TL T= 0= 0 时 ，时 ， BIBI/ /RBORBO作输出作输出时，无论输入时，无论输入怎样，怎样，a ag g输输出全出全1 1，数码，数码管七段全亮。管七段全亮。由此可以检测由此可以检测显示器七个发显示器七个发光段的好坏

29、。光段的好坏。 LTLT称为试灯输称为试灯输入端。入端。（ 4 4 ） 特 殊 控 制 端） 特 殊 控 制 端BIBI/ /RBORBO。BIBI/ /RBORBO可可以作输入端，也可以作输入端，也可以作输出端。以作输出端。 作输入使用时，如作输入使用时，如果果BIBI=0=0时，不管其时，不管其他输入端为何值，他输入端为何值，a ag g均输出均输出0 0，显示，显示器全灭。因此器全灭。因此BIBI称称为灭灯输入端。为灭灯输入端。 作输出端使用时，受作输出端使用时，受控于控于RBIRBI。当。当RBIRBI=0=0，输入为输入为0 0的二进制码的二进制码00000000时，时，RBORBO

30、=0=0，用，用以指示该片正处于以指示该片正处于灭零状态。所以，灭零状态。所以，RBORBO 又称为灭零输又称为灭零输出端。出端。33 MHz（1 1）正常译码）正常译码显示显示: :当当L TL T= 1= 1 ， 且， 且RBI=1RBI=1时，才时，才能为输入代码能为输入代码00000000译码；而译码；而对于其他代码对于其他代码输 入 仅 要 求输 入 仅 要 求LT=1LT=1。此时。此时BIBI/ /RBORBO作输出。作输出。33 MHz（2 2）灭灯输入）灭灯输入BIBI。BIBI/ /RBORBO可以作可以作输入端，也可输入端，也可以作输出端。以作输出端。 作 输 入 使 用

31、作 输 入 使 用时，如果时，如果BIBI=0=0时，不管其他时，不管其他输入端为何值，输入端为何值，a ag g均输出均输出0 0，显示器全灭。显示器全灭。因此因此BIBI称为灭称为灭灯输入端。灯输入端。 33 MHz（ 3 3 ） 试 灯 。 当） 试 灯 。 当LTLT=0=0时，无论输时，无论输入怎样，入怎样，a ag g输输出全出全1 1，数码管，数码管七段全亮。由此七段全亮。由此可以检测显示器可以检测显示器七个发光段的好七个发光段的好坏。坏。 LTLT称为试称为试灯输入端。灯输入端。33 MHz（4 4）灭零。当）灭零。当LTLT=1=1，而输入，而输入为为0 0的二进制的二进制码

32、码00000000时，只时，只有当有当RBIRBI =1 =1时，时，才产生才产生0 0的七的七段显示码段显示码, ,如如果 此 时 输 入果 此 时 输 入RBI RBI =0=0 ，则则译码器的译码器的a ag g输出全输出全0 0，使，使显示器全灭；显示器全灭；所以所以RBIRBI称为称为灭零输入端。灭零输入端。33 MHz（5 5）灭零输出）灭零输出RBORBO。BIBI/ /RBORBO也可以作输也可以作输出端。出端。 作输出端使用时，作输出端使用时，当当RBIRBI=0=0，输入为，输入为0 0的二进制码的二进制码00000000时，时，RBORBO=0=0（其他情况（其他情况均为

33、均为1)1)，用以指示，用以指示该片正处于灭零状该片正处于灭零状态。所以，态。所以，RBORBO 又又称为灭零输出端。称为灭零输出端。该端主要用于多个该端主要用于多个译码器间的连接，译码器间的连接，消去无效消去无效0.0.33 MHz将将BI/RBO和和RBI配合使用，可以实现多位配合使用，可以实现多位数显示时的数显示时的“无效无效0消隐消隐”功能。功能。ARBO0A32agRBIA1AARBO0A32agRBIA1A1ARBOagARBOAA012A32agRBI3RBIAA10AARBO0A32agRBIA1A1ARBO0A32agA1ARBIRBOA AA1A23ag0RBI0A A1A

34、agRBI02A3RBO0具有无效具有无效0消隐功能的多位数码显示系统消隐功能的多位数码显示系统1LT33 MHz33 MHz4.5 4.5 数据分配器与数据选择器数据分配器与数据选择器I IY YD D0 0D D1 1D D2 2D D3 3S SA A1 1A A0 0A A0 0A A1 1D D0 0D D1 1D D2 2D D3 3S S33 MHz33 MHz33 MHz由由74LS13874LS138译码器构成的译码器构成的数据分配器数据分配器 0 00 00 01 10 00 00 01 10 01 11 10 00 00 01 11 10 01 10 01 11 11 1

35、1 11 1思考：思考：为什么数据从为什么数据从E E2 2 输入？输入？ 由总线来的数字信号输送到不同的下级电路中去。由总线来的数字信号输送到不同的下级电路中去。 7Y6Y5Y4Y2A2E74LS1383Y2Y1Y0Y1E1A0A3E电路电路0 0电路电路7 7地地址址码码“1”1”“0”0”数数据据输输入入33 MHz从从多路多路数据中选择其中所需要的数据中选择其中所需要的一路一路数据输出。数据输出。例：例：四选一数据选择器四选一数据选择器输输入入数数据据输出数据输出数据使能端使能端D D0 0D D1 1D D2 2D D3 3W WS SA A1 1A A0 0控制信号控制信号究竟选择

36、哪一路数据输出由究竟选择哪一路数据输出由A A1 1、A A0 0两位地址码决定。两位地址码决定。33 MHz8 8选选1 1数据选择器数据选择器74LS151 74LS151 Y=2012DAAA1012DAAA0012DAAA4012DAAA5012DAAA3012DAAA6012DAAA7012DAAA74LS15174LS151的引脚和功能表的引脚和功能表 74LS151GYY7D5D6D1D2D3D4D0D2A1A0A33 MHzGA0A2Y100000D3D2D1D0A10D40D50D60D7000101 00001110011010111133 MHz 数据选择器的应用数据选择

37、器的应用 用使能端，可将两片用使能端，可将两片8 8选选1 1数据选择器扩展数据选择器扩展1616选选1 1数据选择器。数据选择器。74LS151GYY7D5D6D1D2D3D4D0DCBA74LS151YY7D5D6D1D2D3D4D0DCBA7D5D6D1D2D3D4D0D15D13D14D8D10D11D12D9D2A1A0A13A1YG33 MHzABCCABCBABCABBCAAABCCCBAY )()()(实现逻辑函数实现逻辑函数33 MHzG GA A0 0A A2 2Y Y1 10 00 00 00 00 0D D3 3D D2 2D D1 1D D0 0A A1 10 0D

38、D4 40 0D D5 50 0D D6 60 0D D7 70 00 00 01 10 01 1 0 00 00 00 01 11 11 10 00 01 11 10 01 10 01 11 11 11 1CT74LS151CT74LS151A AB BC CY YG GD D7 7D D6 6D D5 5D D4 4D D3 3D D2 2D D1 1D D0 0“1”1”33 MHz用数据选择器来实现逻辑函数时，应注意以下几点：用数据选择器来实现逻辑函数时，应注意以下几点： 1 1当逻辑函数的当逻辑函数的变量个数变量个数与数据选择器与数据选择器选择输选择输入端个数入端个数相等时，可直接用

39、数据选择器来实现所相等时，可直接用数据选择器来实现所要实现的逻辑函数。要实现的逻辑函数。 2 2当逻辑函数的当逻辑函数的变量个数变量个数多于数据选择器多于数据选择器选择输选择输入端数目入端数目时，应分离出多余变量，将余下的变量分时，应分离出多余变量，将余下的变量分别有序地加到数据选择器的数据输入端。别有序地加到数据选择器的数据输入端。 3 3一个数据选择器只能用来实现一个多输入变量一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数。的单输出逻辑函数。 33 MHz逻辑函数变量数大于数据选择器输入变量个数。逻辑函数变量数大于数据选择器输入变量个数。例例 试用试用4 4选选1 1数据选择器实

40、现逻辑函数：数据选择器实现逻辑函数：解：解：将将A A、B B接到地址输入端，接到地址输入端，C C加到适当的数据输入端。加到适当的数据输入端。CABCABLA3DD12DY1D0A0A B01C4选1数据选择器L1010321mmCmCmABCBABCAABCCABCBABCACABCABL令令A1=A D1=C A0=B D2=C33 MHz 试用试用4 4选选1 1数据选择器数据选择器74LS15374LS153（1212）和最）和最少量的与非门实现逻辑函数：少量的与非门实现逻辑函数： DCBDCCAE练习练习33 MHz4.6 加法器与算术逻辑单元加法器与算术逻辑单元运算运算算术运算算

41、术运算逻辑运算逻辑运算最基本的运算单元：加法器最基本的运算单元：加法器33 MHz0 0 0 0 0 0 0 0 1 11 1+ +1 10 01 10 01 10 01 10 0不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现33 MHz33 MHzBABABAS.ABSCABC A B S C0 0 0 00 1 1 01 0 1 01 1 0 133 MHz输入输入表示低位来的进位表示低位来的进位33 MHziiiiiiiiiiiiiCBACBACBACBAS iiiiiiiiiiii1iCBACBACBACBAC iiiiiBACBA ）（iiiCBA 0

42、0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 133 MHziiiii1iBAC)BA(C iiiiCBAS AiBi CiSiCi+11BiAiCiSiiiB BiAiiBA 33 MHz 功能：功能：实现实现N N位二进制数相加位二进制数相加 例：例：用全加器实现用全加器实现4 4位二进制数相加。位二进制数相加。注意：注意：C C-1-1=0=0按实现方法分类按实现方法分类：串行进位加法器、超前进位加法器：串行进位加法器、超前进位加法器1.串行进位加法器串行进位加法器低位全加器进位输出低位全加器进位输出高位全

43、加器进位输入高位全加器进位输入33 MHziBCi-1iASiiCBC-10A00SBii-1CAiiSiC101ACB1SBii-1CAiiSiC212ACB2SBii-1CAiiSiC323ACB3SC34 4位串行进位加法器位串行进位加法器33 MHz2.并行（超前）进位加法器并行（超前）进位加法器iiiiiiBAPBAG 0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 01 0 1 0 11 1 0 0 11 1 1 1 133 MHziiiiiiBAPBAG iiiiiCPCBASi 33 MHz11BA11BA 11BA 00000)(CBABA

44、进位位直进位位直接由加数、接由加数、被加数和被加数和最低位进最低位进位位位位C C0 0形成。形成。 速度快速度快电路复杂电路复杂33 MHz4 4位并行加法器位并行加法器74LS28374LS283的逻辑符号的逻辑符号加数加数被加数被加数和和低位进位低位进位进位进位2.并行（超前）进位加法器并行（超前）进位加法器33 MHz例例1 1：用两片用两片74LS28374LS283构成构成8 8位二进制数加法器位二进制数加法器解：低位片的进位输入接解：低位片的进位输入接0 0，进位输出接入高位片的，进位输出接入高位片的进位输入即可。进位输入即可。 图见书图见书P.P.9393例例2：想一想想一想?

45、 ?33 MHz例例3 3：试利用两片四位并行加法器和必要的试利用两片四位并行加法器和必要的门电路设计一个门电路设计一个BCDBCD码的加法器。码的加法器。解：解：根据根据BCDBCD码的运算规则码的运算规则, , 当两数之和小当两数之和小于、等于于、等于9 (1001)9 (1001)时时, , 所得结果即为输出所得结果即为输出( (亦可看作加零后输出亦可看作加零后输出) )。当所得结果大于。当所得结果大于9 9 (1010(10101111)1111)时时, , 则应加则应加6 (0110), 6 (0110), 这样一这样一方面能给出进位输出信号方面能给出进位输出信号, , 同时得到一个

46、小同时得到一个小于于9 9的输出结果。的输出结果。33 MHz十十个个33 MHz由表由表4.6.34.6.3不难得到修正表达式为：不难得到修正表达式为：132300SSSSC)15,14,13,12,11,10(CC 当当C C0 0时，不需调整，时，不需调整，C C1 1时，需加时，需加6 6，即，即B B3 3B B2 2B B1 1B B0 0=0110,=0110,故只需令故只需令B B2 2B B1 1C C， B B3 3B B0 00 033 MHz33 MHz ALUALU集成芯片集成芯片74LS38174LS381能实现两个四位能实现两个四位数的算术逻辑运算，运算种类由选择

47、键数的算术逻辑运算，运算种类由选择键S S2 2S S1 1S S0 0设置，芯片还含有清零和预置功能。设置，芯片还含有清零和预置功能。管脚图和功能表见教材管脚图和功能表见教材P.7933 MHz4.7 数值比较器数值比较器1.1.根据题意，列出真值表根据题意，列出真值表33 MHz（2 2）根据真值表写）根据真值表写出各输出的逻辑函出各输出的逻辑函数表达式数表达式 BAYBA)（BAYBA)（ABBAYBA）（=A BABYABYABYA=B00001010101010011001真值表真值表（3 3）逻辑电路图）逻辑电路图 ABABA1&A1B1B)BABABAYYY（）（33 MHz1.1.集成数值比较器集成数值比较器74LS8574LS85功能功能 该芯片是一个四位数值比较器，其比较该芯片是一个四位数值比较器，其比较原理如下：原理如下：设四位数字为设四位数字为A：A3A2A1A0，B：B3B2B1B0， 先比最高位先比最高位A3B3，则，则AB； 最高位相同最高位相同A3=B3，比次高位，比次高位A2B2，则结果，则结果AB；各位都相同时，各位都相同时，A=B 33 MHz输输 入入级级 联联 输输 入入输输 出出A3，B3A2，B2A1，B1A0，B0IABIAB IA = BFABFABFA = B 1 0