组合逻辑电路设计与试验报告

1、组合逻辑电路设计实验报告1. 实验题目组合电路逻辑设计一： 用卡诺图设计8421码转换为格雷码的转换电路。 用74LS197产生连续的8421码，并接入转换电路。 记录输入输出所有信号的波形。组合电路逻辑设计二： 用卡诺图设计BCD码转换为显示七段码的转换电路。 用74LS197产生连续的8421码，并接入转换电路。 把转换后的七段码送入共阴极数码管，记录显示的效果2. 实验目的(1) 学习熟练运用卡诺图由真值表化简得出表达式(2) 熟悉了解74LS197元件的性质及其使用3. 程序设计格雷码转化：真值表如下：卡诺图：C*C*Dj；i Di：&、0001111000000001111R

2、110000101111Go 二 DoDi D0D1 = Do 二 DiDi；o00011110000100101L1J01100r 11L1101001IGi 二 D1D2 D1D2 二 Di 二 D2Di；o00011110QQuPl01010111nI011000uG2 = D2D3 D2D3 = D2 二 D3010。0111100000A010011110B11100DJG3 = D3ruU2：A40WU2：0A£2A/0 All A-2 m40盹U2 C令431371刀10.a 旳刚坨PA4舸図A7aols1lA?5 B3TC七段码显示：真值表如下:BcoaBCD2eco

3、iBCDOi匚rr工czzrnrr工r1101011111111011卡诺图:100d3l：Di；c0001111000丄0X010Aa1111<1VyFK101x7S3 二 Di D3 D2D。 D2D0 二 Di D3 Do 二 D2Sc = D1 Do D29 = D2 D0D1 DoDi=D2Do 三 Di9 = D3 DiD2DiD 0 D1D0D2 D oD2Sf = D3 DiD 0 DiD2 D 0D2d3.300011110000X10100X01100XX101XxSe = DiD 0 D oD 2pE3：2So00011110OC0；iAjoi01X111aY厂10

4、a1VSg = D3 DiD2 DiD。DiD 2Sg = D3 Di 二 D2 DiD 0电路原理图如下:U1ruu-gjjg iUl&ffDO4.程序运行与测试格雷码转化:逻辑分析仪显示波形:Ul&gW*七段数码管显示:5.实验总结与心得相关知识： 异步二进制加法计数器满足二进制加法原则：逢二进一(1+1=10,即Q由1-0时有进位。) 组成二进制加法计数器时，各触发器应当满足： 每输入一个计数脉冲，触发器应当翻转一次； 当低位触发器由1变为0时，应输出一个进位信号加到相邻 高位触发器的计数输入端。集成4位二进制异步加法计数器：74LS197U1O O O Q3 2O D

5、O Q3 hJO亠i>CLK1 >CLK2PLMR74LS197MR是异步清零端；PL是计数和置数控制端；CLK1和CLK2是两组时 钟脉冲输入端。D0D3是并行输入数据端；Q0Q3是计数器状态输出端。本实验中，把CP加在CLK1处，将CLK2与 Q0连接起来，实现了内 部两个计数器的级联构成4位二进制即十六进制异步加法计数器。74LS197具有以下功能：(1) 清零功能当MR=0时，计数器异步清零。本实验中将Q1、Q3的输出连接与非门后到 MR,就是为了 当计数器输出10时(即1010)，使得MR=0，实现清零，使得 计数器重新从零开始。(2) 置数功能当MR=1, PL=Q计数器异步置数。(3) 二进制异步加法计数功能当MR=1, PL=1,异步加法计数。共阴极数码管共阴极数码管是把所有led的阴极连接到共同接点com而每个led