dac0832接口电路及程序设计

附件 1： 学 号： 0121109320507 课 程 设 计 题 目 DAC0832 接口电路 及程序设计 学 院 信息工程学院 专 业 通信工程 班 级 信息 sy1101 姓 名 芦启超 指导教师 陈适 2014 年 6 月 18 日 课程设计任务书 学生姓名： 芦启超 专业班级： 信息 sy1101 指导教师： 陈适 工作单位： 信息工程学院 题 目： DAC0832 接口电路及程序设计 初始条件： （1） Quartus II、ISE 等软件； （2）课程设计辅导书：Xilinx FPGA 设计与实践教程 （3）先修课程：数字电子技术、模拟电子技术、通信原理 主要任务: （1）掌握 DAC0832 接口电路及程序设计的基本原理； （2）掌握仿真软件 Quartus II 的使用方法； （3）完成对 DAC0832 接口电路设计，并对仿真结果进行分析。 时间安排: （1）2014 年 6 月 11 日-2014 年 6 月 18 日理论设计、仿真设计 地点：鉴主 13 楼通信工程综合实验室、鉴主 15 楼通信工程实验室。 （2）2014 年 6 月 18 日进行理论答辩。 指导教师签名： 年 月 日 系主任（或责任教师）签名： 年 月 日 武汉理工大学 FPGA 原理及应用课程设计报告书 目 录 摘 要 I Abstract II 1 基本原理 1 1.1 系统背景 .1 1.2 FPGA 最小系统简介 1 1.3 DAC0832 简介 2 1.4 DAC0832 接口电路设计 .2 1.5 DAC0832 接口电路程序设计 .3 1.5.1 DAC0832 时序 3 1.5.2 DAC0832 接口电路输出控制程序 .4 2 仿真结果与分析 7 2.1 关于 Quartus II 软件 7 2.1.1 Quartus II 的优点 7 2.1.2 Quartus II 对器件的支持 7 2.1.3 Quartus II 对第三方 EDA 工具的支持 8 2.2 输出仿真结果 .8 3 结论 10 总结与体会 11 参考文献 12 摘 要 本次课程设计是使用 Quartus ii 进行仿真，基于 VHDL 硬件描述语言，完 成了 DAC0832 接口电路及程序的设计。DAC0832 是采用 CMOS/Si-Cr 工艺实 现的 8 位 D/A 转换器。该芯片包含 8 位输入寄存器、 8 位 DAC 寄存器、8 位 D/A 转换器，可以实现 D/A 转换。 本次课程设计主要研究的是 VHDL 语言，尝试 DAC0832 接口电路的设计 与仿真，学会 Quartus ii 的基本使用，加强对 FPGA 的理解。 关键词：DAC0832；VHDL；Quartus ii 武汉理工大学 FPGA 原理及应用课程设计报告书 Abstract The curriculum design use Quartus ii to simulate, which is based on the VHDL hardware description language and complete the design of DAC0832 interface circuit and program. DAC0832 is a 8 bit D/A converter with CMOS/Si-Cr technology. The chip contains 8 bit input register, a 8 bit DAC register, a 8 bit D/A converter, can realize D/A conversion. Study design this course is the VHDL language, try to design and Simulation of the DAC0832 interface circuit, learn how to use Quartus ii basicly, strengthen the understanding of FPGA. Key Words：DAC0832；VHDL；Quartus ii 1 基本原理 1.1 系统背景 现场可编程逻辑门阵列 FPGA，与 PAL、GAL 器件相比，他的优点是可以实时 地对外加或内置得 RAM 或 PROM 编程，实施地改变迄今功能，实现现场可编程 (基于 EPROM 型)或在线重配置（基于 RAM 型） 。是科学试验、演技研制、小批量 产品生产的最佳选择其间。自上世纪 70 年代单片机问世以来，它以其体积小、 控制功能齐全、价格低廉等特点赢得了广泛的好评与应用。由单片机构成的应 用系统有有体积小、功耗低控制功能强的特点，它用利于产品的小型化、多功 能化和智能化，还有助与提高仪表的精度和准确度，简化结构、减小体积与重 量，便于携带与使用，降低成本，增强抗干扰能力，便于增加显示、报警和诊 断功能。因而许多现代仪器仪表都用到了 FPGA DAC0832 是 8 分辨率的 D/A 转换集成芯片。与微处理器完全兼容。这个 D/A 芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得 到广泛的应用。 1.2 FPGA 最小系统简介 图 1.1 FPGA 最小系统 计 算 机 接 口 J T A G 接 口 F P G A / C P L D 芯 片 晶 振 复 位 电 源 输 入 接 口 输 出 接 口 下 载 电 缆 A S 接 口 武汉理工大学 FPGA 原理及应用课程设计报告书 1 FPGA 最小系统是可以使 FPGA 正常工作的最简单的系统。它的外 围电路尽量 最少，只包括 FPGA 必要的控制电路。 一般所说的 FPGA 的最小系统主要包括：FPGA 芯片、下载电路、外部时钟、 复位电路和电源。如果需要使用 NIOS II 软嵌入式处理器还要包括：SDRAM 和 Flash。一般以上这些组件是 FPGA 最小系统的组成部分 。如图 1.1 所示。 1.3 DAC0832 简介 图 1.2 DAC0832 内部结构图 DAC0832 是采样频率为八位的 D/A 转换芯片，集成电路内有两级输入寄存 器，使 DAC0832 芯片具备双缓冲、单缓冲和直通三种输入方式，以便适于各种 电路的需要(如要求多路 D/A 异步输入、同步转换等)。所以这个芯片的应用很 广泛,关于 DAC0832 应用的一些重要资料见下图： D/A 转换结果采用电流形式 输出。若需要相应的模拟电压信号，可通过一个高输入阻抗的线性运算放大器 实现。运放的反馈电阻可通过 RFB 端引用片内固有电阻，也可外接。DAC0832 逻辑输入满足 TTL 电平，可直接与 TTL 电路或微机电路连接。其内部结构如图 1.2 所示。 1.4 DAC0832 接口电路设计 DAC0832 中有两级锁存器，第一级即输入寄存器，第二级即 DAC 寄存器， 8 位 输 入 寄 存 器 8 位 D/A 寄 存 器 8 位 D/A 转 换 器 use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity DAC0832 is port(clk:in std_logic; -系统时钟 rst:in std_logic; -复位信号 ile:out std_logic; -数据锁存允许信号 cont:out std_logic; -控制信号（WR1、WR2、CS、Xfer） data_out:out std_logic_vector(7 downto 0); -波形数据输出 end DAC0832; architecture behav of DAC0832 is signal q:integer range 0 to 63; -计数 器 signal data:std_logic_vector(7 downto 0); -波形数据 Begin process(clk) begin if rst=1 then q=0; -复位，对计数器 q 清 零 武汉理工大学 FPGA 原理及应用课程设计报告书 5 elsif clkevent and clk=1 then if q=63 then q=0; -此 IF 语句对系统时钟进行 64 分 频 if data=“11111111“ then data=“00000000“; -此 IF 语句产生锯齿波波形数据 else data=data+1; end if; else q=q+1; end if; end if; end process; ile=1;cont=0;data_out=data; -ile、cont 赋值；波形数据输出； end behav; 2 仿真结果与分析 2.1 关于 Quartus II 软件 Max+plus II 作为 Altera 的上一代 PLD 设计软件，由于其出色的易用性 而得到了广泛的应用。目前 Altera 已经停止了对 Max+plus II 的更新支持。 Quartus II 是 Altera 公司继 Max+plus II 之后开发的一种针对其公司生产 的系列 CPLD/PGFA 器件的综合性开发软件，它的版本不断升级，从 4.0 版到 10.0 版，这里介绍的是 Quartus II 8.0 版，该软件有如下几个显著的特点： 2.1.1 Quartus II 的优点 该软件界面友好，使用便捷，功能强大，是一个完全集成化的可编程逻辑 设计环境，是先进的 EDA 工具软件。该软件具有开放性、与结构无关、多平台、 完全集成化、丰富的设计库、模块化工具等特点，支持原理图、 VHDL、VerilogHDL 以及 AHDL（Altera Hardware Description Language）等 多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬 件配置的完整 PLD 设计流程。 Quartus II 可以在 XP、Linux 以及 Unix 上 使用，除了可以使用 Tcl 脚本完成设计流程外，提供了完善的用户图形界面设 计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。 2.1.2 Quartus II 对器件的支持 Quartus II 支持 Altera 公司的 MAX 3000A 系列、MAX 7000 系列、MAX 9000 系列、ACEX 1K 系列、APEX 20K 系列、APEX II 系列、FLEX 6000 系列、 FLEX 10K 系列，支持 MAX7000/MAX3000 等乘积项器件。支持 MAX II CPLD 系 列、Cyclone 系列、Cyclone II、Stratix II 系列、Stratix GX 系列等。支 持 IP 核，包含了 LPM/MegaFunction 宏功能模块库，用户可以充分利用成熟 的模块，简化了设计的复杂性、加快了设计速度。此外，Quartus II 通过和 DSP Builder 工具与 Matlab/Simulink 相结合，可以方便地实现各种 DSP 应 武汉理工大学 FPGA 原理及应用课程设计报告书 7 用系统；支持 Altera 的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻 辑设计于一体，是一种综合性的开发平台。 2.1.3 Quartus II 对第三方 EDA 工具的支持 对第三方 EDA 工具的良好支持也使用户可以在设计流程的各个阶段使用熟 悉的第三放 EDA 工具。 Altera 的 Quartus II 可编程逻辑软件属于第四代 PLD 开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于 Internet 的协作设计。Quartus 平台与 Cadence、ExemplarLogic、 MentorGraphics、Synopsys 和 Synplicity 等 EDA 供应商的开发工具相兼容。 改进了软件的 LogicLock 模块设计功能，增添 了 FastFit 编译选项，推进了 网络编辑性能，而且提升了调试能力。 用户首先对所做项目进行设计，明确设计目的，设计要求。然后利用原理 图输入方式或程序输入方式进行设计输入。输入完成后进行编译，若编译过程 中发现错误，则应检查设计输入以修改错误，直至没有错误产生。编译完成后 进行仿真，检查是否达到设计要求，若未到达要求，需重新检查设计输入及编 译过程，不断迭代，收敛直至满足设计要求。最后将设计配置到目标器件中进 行硬件验证与测试。为设计者提供了完善的设计环境，适于模块的层次化设计 方法。 2.2 输出仿真结果 输出波形如图 2.1 所示： 图 2.1 输出波形图 数据流分析结果如图 2.2 所示： 由仿真结果我们可以看出， ，复位后计数器 q 在每个时钟周期计数一次，基 本基本达到设计要求。由此可见，我们的仿真是正确的。 武汉理工大学 FPGA 原理及应用课程设计报告书 9 3 结论 FPGA 与 DAC 的结合使得 D/A 转换的效率大大提高，还可以运用到多个方面。 本文基于 FPGA 实现 DAC0832 的接口电路，更加深入的了解了两种芯片的功能。 在实际运用中，可以将 DAC 部分集成到一块芯片上，这样即提高了 FPGA 内部 结构的利用率，又可以降低系统的成本。 而且，通过本次课程设计，我了解的 FPGA 与 DAC0832 接口电路的功能，认 识到可以将其推广到更多的地方，比如基于 FPGA 和 DAC0832 的数字滤波器和程 控放大器等等。这说明了本电路的基础性和广泛的运用性。通过这次设计让我 受益匪浅。 总结与体会 这次的课程设计主要是让我们学习使用 Quartus ii ，利用 VHDL 语言来 实现 MFSK 的设计和仿真。经过这次