EDA 初学者入门 第4章_免费下载.ppt

1、第4章 可编程逻辑器件,本章内容,4.1 PLD简介 4.2 PLD编程原理和方式 4.3 PLD的分类 4.4 CPLD和FPGA 4.5 Altera 公司的PLD,4.1 PLD 简介,4.1.1 PLD 的发展 早期：有可编程只读存贮器(PROM)、紫外线可按除只读 存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种 其后：主要有PAL(可编程阵列逻辑)和GAL(通用阵列逻辑) 20世纪80年代中期：Altera和Xilinx分别推出了类似于PAL结构的扩展型 和与标准门阵列类似的FPGA,4.1.2 PLD的基本结构和特点,1 PLD的基本结构 典型的PLD由一个“与”门和

2、一个“或”门阵列、输入输出电路和输出电路组成。如图所示：,2 PLD的特点 PLD的系统设计具有如下特点：减小系统体积，增强逻辑设计的灵活性，缩短设计周期，提高系统处理速度，降低系统成本，提高系统的可靠性，系统具有加密功能。各种PLD结构特点 如表所示：,4.2 PLD编程原理和方式,4.2.1 PLD编程原理 1 “与”阵列和“或”阵列编程方法 所谓的可编程是指改变“与”阵列和“或”阵列内部连线方式的编程方式。电路可以通过软件编程，确定“与”矩阵和“或”矩阵内部的硬件电路的连接 。结合教材通过可变模计数器的例子来说明如何实现电路逻辑功能的可编程。,2 编程实现连线 通过电子开关实现连线的可编

3、程，电子开关有MOS晶体管和传输门。如图所示是一个通用开关阵列。,3 编程实现数据传输 数据传输的编程一般是通过异或门或数据选择器实现的。下图 (a)是采用异或门的形式。下图 (b)是采用MUX的形式。,4.2.2 PLD的编程方式,1 掩膜编程 最开始的ROM是由半导体生产厂制造的，阵列中各点间的连线用厂家专门为用户设计的掩膜板制作。 2 熔丝与反熔丝编程 （1）熔丝编程 横线与纵线的交叉点全是熔丝，不需要的连接的熔丝烧断，一次性编程。编程机理示意图如下：,（2）反熔丝编程 各连接点不是熔丝，而是一种PLICE编程单元。如下图所示。未编程时纵线和横线间是不通的，编程时对需要连接处加上高压使其

4、中PLICE介质击穿而短路，使该点逻辑连接。,3 紫外线擦除、电可编程只读存储器编程 简称EPROM，其编程熔丝是一只叠栅型SIMOS管，其结构图如下图所示。,4 电擦除、电可编程只读存储器编程 简称EEPROM，与EPROM结构相似，只是浮栅与漏极间有一薄氧化层，厚度只有80埃，可产生“隧道效应”。它的编程和擦除是同时进行的，每编程一次，就以新的信息代替了原来的信息，整个编程时间不到1秒。 5 闪速型（Flash）存储单元编程 闪速存储单元又称为快擦快写存储单元，下图为闪速存储单元的截面示意图：,闪速存储单元比隧道型存储单元的芯片结构更简单、更有效，使闪速存储单元制成的PLD器件密度更高。这

5、种编程器件可以不用编程器而直接在目标系统或线路板上进行编程，所以称它为在系统编程Isp。 综上所述，ROM的编程方法是按“掩膜ROMPROMEPROME2PROMISP”的次序发展的。,6 可编程只读存储器PROM编程 可编程只读存储器PROM的结构，由下图知，它是由存储矩阵、地址译码器及输出部分组成。 地址译码器输入n位二进制码可寻址2n个信息单元，产生字线为2n条，其输出若是m位，则存储器的总容量为2nm位。,4.3 PLD 的分类,4.3.1 根据“与”阵列和“或”阵列是否可编程分类 1 “与”阵列固定,“或”阵列可编程器件 这一类型的代表器件是PROM和EPROM 。右图是一个83（与

6、门或门）阵列结构。因为“与”阵列固定，输入信号的每个组合都固定连接，所以“与”门阵列为全译码阵列。,83（与门或门）阵列结构图,2“与”阵列和“或”阵列均可编程器件,这种类型的代表器件是PLA，右图给出了PLA的阵列结构 。由于它具有“与”和“或”阵列均能编程的特点，在实现函数时，只形成所需的乘积项，使阵列规模比输入数相同的“与”阵列固定、“或”阵列可编程的PROM小得多。,PLA的阵列结构图,3“或”阵列固定，“与”阵列可编程器件,这种类型的代表器件是PAL、GAL 。这种结构中，“或”阵列固定若干个乘积项输出，如右图。图中每个输出对应的乘积项有两个。在典型的器件中，乘积项可达8个，在高密度

7、PLD中乘积项可高达几十个。,或阵列固定，与阵列可编程,4.3.2根据性能分类,1 PLA器件： PLA是“与”阵列和“或”阵列均可编程，根据需要产生乘积项，减小了阵列的规模。对于多输入 、多输出的逻辑函数可以利用公共的“与”项，提高了阵列利用率。 2 GAL器件： GAL是在PAL基础上发展起来的一种具有较高可靠性和灵活性的新型可编程逻辑器件，GAL和PAL在结构上的区别见下图：,3高密度可编程逻辑器件 （1）结构 高密度可编程逻辑器件HDPLD（High Density Programmable Logic Device）从芯片密度上有了很大的改进，单片芯片内可以集成成千上万个等效逻辑门，

8、因此在单片高密度可编程逻辑器件内集成数字电路系统成为可能。HDPLD器件在结构上仍延续GAL的结构原理，因而还是电擦写、电编程的EPLD器件。 参照教材以Altera公司生产的在系统编程逻辑芯片EPM7128S为例讲述HDPLD的结构及其特点。 （2）特点 速度高、低功耗、抗噪声容限较大；精确的故障定位；可以在一个单片内设计几个系统；乘积项共享；集成密度高。,4.4 CPLD和FPGA,4.4.1 CPLD CPLD元件，基本上是由许多个逻辑方（Logic Blocks）所组合而成的。而各个逻辑方块均相似于一个简单的PLD元件（如22V10）。逻辑方块间的相互关系则由可变成的连线架构，将整个逻

9、辑电路合成而成。 常见的CPLD元件:Altera公司的Max5000及Max7000系列。Cypress的Max340及Flash370系列等。 一般来说CPLD元件的可逻辑闸数(gate count)约在10007000 Gate 之间。,CPLD可编程逻辑芯片的结构原理图如下：,4.4.2 FPGA,FPGA的结构特点是基于查找表技术。 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 LUT查找表原理图如下所示：,FPGA内部结构 以Xilinx Spartan-II现场可编程逻辑器件为例：,三种基本的FPGA编程技术,1 基于SRAM的FPGA器件 这类

10、产品是基于SRAM结构的可再配置型器件，上电时要将配置数据读入片内SRAM中，配置完成就可进入工作状态。掉电后SRAM中的配置数据丢失，FPGA内部逻辑关系随之消失。这种基于SRAM的FPGA可以反复使用。 2 反熔丝器件FPGA 由专用编程器根据设计实现所给出的数据文件，对其内部的反熔丝阵列进行烧录，从而使器件实现相应的逻辑功能。这种器件的缺点是只能一次性编程；优点是具有高抗干扰性和低功耗，适合于要求高可靠性、高保密性的定型产品。 3 基于Flash的FPGA 在这类FPGA器件中集成了SRAM和非易失性EEPROM两类存储结构。其中SRAM用于在器件正常工作时对系统进行控制，而EEPROM

11、则用来装载SRAM 。掉电后，配置信息保存在片内的EEPROM中，因此不需要片外的配置芯片。,FPGA器件选型原则,对于继承性产品的开发，尽量使用熟悉并一直使用的FPGA厂商的产品；对于新产品的开发，则可以根据待设计系统的特点和要求，以及各种FPGA器件的特性来初步选择FPGA厂商和产品系列。 根据FPGA芯片成本来选择FPGA器件厂商和产品系列。 选择具体型号的FPGA时，需要考虑的因素较多，包括管脚数量、逻辑资源、片内存储器、功耗、封装形式等等。另外为了保证系统具有较好的可扩展性和可升级性，一般应留出一定的资源余量。 FPGA器件外围器件的选择： FPGA选定之后，还有根据FPGA的特性，

12、为其选择合适的电源芯片、片外存储器芯片、配置信息存储器等多种器件。在系统设计和开发阶段，应该尽量选择升级空间大、管脚兼容的器件。在产品开发后期再考虑将这些外围器件替换为其他的兼容器件以降低成本。,4.4.3 CPLD和FPGA的差别与特点,1. CPLD和FPGA的差别 逻辑单元不同 互连不同 编程工艺不同 CPLD的I/O引脚更多，尺寸更小 CPLD的功耗要比FPGA大， FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现,2. CPLD和FPGA的特点,CPLD更适合完成各种算法与组合逻辑，各种FPGA更适合于完成时序逻辑 。 CPLD的连续式布线结构决定了它的时序延迟是均匀的和

13、可预测的，而FPGA的分段式布线结构决定了其延迟的不可预测性。 在编程上FPGA比CPLD具有更大的灵活性。 CPLD比FPGA使用起来更方便。 CPLD的速度比FPGA快,并且具有较大的时间可预测性。 在编程方式上不同。 CPLD保密性好，FPGA保密性差。 CPLD可让设备作出调整支持多种协议和标准，并随着协议和标准的改变而改变功能 。,4.5 Altera公司的PLD,4.5.1 Altera公司的 CPLD Altera公司的CPLD器件主要有Classic系列、MAX3000系列、MAX5000系列、MAX7000系列和MAX9000系列。由于MAX7000系列在国内应用较为广泛，其

14、结构具有一定的代表性，所以CPLD的结构以MAX7000为例重点讲解。 1MAX7000系列 MAX7000系列是Altera公司销售量最大的产品，属于高性能、高密度的CPLD。在结构上包含逻辑阵列块（LAB）、宏单元、扩展乘积项、可编程连线阵列（PIA）和I/O控制块。MAX 7000系列包含6005000个可用门、32256个宏单元、44208个用户I/O管脚、管脚到管脚最短延迟为5.0ns，计数器最高工作频率可达178.6MHz。其产品系列如下表所示。,其它典型的CPLD还有MAX 3000系列MAX 5000系列 MAX 9000系列、MAXII 系列。其中MAXII 系列是新一代PL

15、D器件采用0.18m Flash工艺，2004年底推出，采用FPGA结构,配置芯片集成在内部，与普通PLD一样上电即可工作。容量比上一代大大增加，内部集成一片8kbits串行EEPROM，增加很多功能。MAXII采用2.5V或者3.3V内核电压，MAXII G系列采用1.8V内核电压。下表列出了MAX II系列产品的主要特性。,4.5.2 Altera公司的FPGA,Altera的主流FPGA分为两大类： 一种侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如Cyclone，CycloneII； 还有一种侧重于高性能应用，容量大，性能能满足各类高端应用，如Startix，Strati

16、xII等。 1Cyclone系列 Cyclone：集成逻辑单元291020060个，支持多种I/O标准，最多两个锁相环，共有六个输出和层次化的时钟结构，为复杂设计提供了强大的时钟管理电路。2003年推出，0.13m工艺，1.5V内核供电，与Stratix结构类似，是目前主流产品。,CycloneII：Cyclone的下一代产品，2005年开始推出，90nm工艺，1.2V内核供电，属于低成本FPGA，性能和Cyclone相当，提供了硬件乘法器单元。下表是Cyclone II系列产品的主要特性。,2. Stratix Startix ：Startix芯片是Altera大规模高端FPGA，2002年中期推出，采用0.13m CMOS工艺，1.5V内核供电。 StratixII: Stratix的下一代产品，2004年中期推出，采用90um工艺，1.2V内核供电，是大容量高性能FPGA，性能超越Stratix FPGA。