电平异步时序逻辑电路设计.ppt_第1页
电平异步时序逻辑电路设计.ppt_第2页
电平异步时序逻辑电路设计.ppt_第3页
电平异步时序逻辑电路设计.ppt_第4页
电平异步时序逻辑电路设计.ppt_第5页
已阅读5页,还剩24页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、53 电平异步时序逻辑电路的设计,1建立原始流程表 根据原始时间图或总态图形成流程表,建立过程如下: 画出典型输入、输出时间图并设立相应状态 画时间图时应正确体现设计要求,满足不允许两个或两个以上输入信号同时变化的约束条件,并尽可能反映输入信号在各种取值下允许发生的变化。,531 设计步骤,例:某电平异步时序电路有两个输入 x1 和 x2,一个输出 Z。输入输出关系为:当 x1x2 的变化序列为 000111 时 ,Z = 1,否则 Z = 0。 画出典型输入、输出时间图,并设立相应状态。, 建立原始流程表 画出原始流程表,填入稳态和相应输出 填入非稳态并指定非稳态下的输出 填入无关状态和无关

2、输出,解: 画出典型输入、输出时间图,并设立相应状态 t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 x1x2 00 10 00 01 11 10 11 01 00 10 11 x1 x2 Z ,例:某逻辑电路有两个输入 x1 和 x2,一个输出 Z。输入输出关系为:当 x1x2 = 00 时 Z = 0,此后 x1x2 = 01 或 x1x2 = 10 时 Z = 1;当 x1x2 = 11 时 Z = 1,此后 x1x2 = 01 或 x1x2 = 10 时 Z = 0。作出此电路流程表。, 建立原始流程表 作原始流程表,填入稳态和相应输出,时间图中标出 6 个稳态,将

3、各稳态和输出填入表内与二次状态、输入取值对应的行、列位置。, 填入非稳态及输出,完善流程表。 根据状态转移关系和非稳态下输出法则,在流程表中填入非稳态及输出。, 填入无关状态和无关输出 对表中各稳态下输入变化不允许到达的列,填入无关状态和输出 “d”。,化简,2化简流程表 原始流程表的化简建立在状态相容基础上。 原始流程表的每一行代表一个稳态,相容状态的概念被引申到相容行的概念。 相容行:如果原始流程表中两行(或多行)的每一列的激励状态和输出状态都是相容的,那么这两行就是相容行。,在检查激励状态时,按以下原则确定稳态、非稳态和任意状态的相容性。 稳态 i 和非稳态 i 相容,合为稳态 i 若稳

4、态 i 与稳态 j 相容,则稳态 i 与非稳态 j 相容,非稳态 i、j 相容 稳态 i 和非稳态 i 均与任意状态 “d” 相容 任意状态 “d” 与任意状态 “d” 相容,引入相容行概念后,原始流程表的化简与不完全给定状态表的化简过程相同,其一般步骤为: 作隐含表,找出相容行; 作合并图,求出最大相容行类; 从相容行类中选择一个最小闭覆盖; 作出最简流程表。,解: 作隐含表,找出相容行。,根据相容行判断规则,经顺序比较和关联比较,可找出相容行对。(表中打 “” 处为相容行对),例:化简原始流程表, 作合并图,求最大相容类,最大相容类为: ( 1,2,3 )、( 4,5,6 )、( 2,6

5、) , ( 3,5 )。,(略)从三个最大相容类中挑选 ( 1,2,3 )、( 4,5,6 ) 的集合,可满足覆盖、最小、闭合条件,因此为原始流程表的最小闭覆盖。 作出最简流程表 将最小闭覆盖中的两个最大相容类 ( 1,2,3 )、( 4,5,6 ) 分别用A、B 表示,代入原始流程表,可得最简流程表。, 选择最小闭覆盖,3状态编码 根据化简后的状态数目确定二进制代码的位数,并选择状态分配方案,将每个状态用一个二进制代码表示。 在同步时序逻辑电路设计中,选择分配方案主要考虑化简。而在电平异步时序逻辑电路设计中,选择分配方案主要考虑临界竞争。 为消除临界竞争,在确定分配方案时采用相邻状态,相邻分

6、配方法。,相邻状态:是指稳态下输入取值作相邻变化时,需要直接转换的状态。 相邻分配:是指分配给相邻状态的代码,为相邻代码(仅一位不同)。 按此原则,可保证状态转移时仅有一个状态变量变化,可避免竞争。 为了体现各状态的相邻关系,用圆圈表示状态,用线段连接两个相邻状态,可得到状态相邻图。,例:对下列流程表进行状态编码。,根据 “相邻状态 相邻分配” 原则,流程表中 A、B,A、C, C、D 为相邻状态。由此可作出状态相邻图。,根据 “相邻分配” 原则,为 A、B,A、C,C、D 分配的二进制代码应为相邻代码,并确定状态分配方案。,将流程表中的状态用相应的二进制编码表示,可得对应的二进制流程表。,4

7、确定激励状态和输出函数表达式 可根据二进制流程表作出激励函数、输出函数卡诺图,经化简后可得到激励函数、输出函数最简表达式。 如上例中,,5.3.2 电平异步时序逻辑电路设计举例,例:用与非门设计一个单脉冲发生器。电路输入 x1、x2,输出 Z。 不按按钮( x1 = 0)时,脉冲被封锁;按下按钮并释放( x1 由 0 1 再由 1 0)后,输入端将一个完整脉冲送输出端 Z。每启动一次,必须在输出一个完整脉冲后才可再次启动。,解: 建立原始流程表。根据题意可作出典型输入、输出时间图。,规定每启动一次,必须输出一个完整脉冲后才能再次启动,所以在稳态不允许输入从 10 11,在稳态不允许输入从00

8、01,在稳态不允许输入从 10 11,故在流程表响应位置上填入任意状态和任意输出 “d”。不允许出现的状态进行同样处理。, 化简流程表 根据相容行判断法则,可作出隐含表,从隐含表可得相容行对为 (1,2)、(3,4)、(3,5)、(3,6)、(4,5),据此可作出状态合并图,其最大相容行类为 (1,2)、(3,4,5)、(3,6)、(7)。,根据选择最小闭覆盖条件,选择相容行类集合(1,2)、(3,4,5)、(6)、(7)。将相容行类分别用 A、B、C、D 表示,可得最简流程表。, 状态编码 根据流程表作出状态相邻图。设二次状态用 y2、y1 表示,A、B、C、D 分别用 00、01、11、10 表示,将状态编码代入最简流程表,得二进制流程表。, 确定激励函数和输出函数表达式 根据二进制流程表,作出激励函数和输出函数卡诺图:,x2 x1 Y2 y2 y1 00 01 11 10,00 01 11 10,x2 x1 Y1 y2 y1 00 01 11

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论