《Xilinx FPGACPLD设计初级教程》课件实验二

实验二

按键消抖

1.实验目的

◆掌握按键消抖的方法。

◆熟悉ISE9.1i综合工具的使用。

◆熟悉ModelSimSE6.2b仿真工具的使用。

◆熟悉引脚分配方法。

◆熟悉JTAG下载工具的使用。

2.实验内容

按键一般都存在抖动现象(如图T2.1所示)。按键消抖一直以来都是工程师们的必备技能，因此掌握按键消抖方法是一项基本要求。按键消抖的方法有很多，本实验只提供一种消抖方法(设计者可自行思考其他方法)。图T2.1未消抖与消抖后的按键信号对比图本实验要求以EZBoard为开发板，完成逻辑设计后并下板测试。实现的功能为：以一只pb按键作为手动循环累加计数器按钮，计数范围为0～15，数字要求以二进制的方式显示到LED灯上，每按动pb按键一次，计数就累加1；以另一只pb按键作为系统复位按钮，复位后计数器恢复到初始状态。EZBoard开发板上的晶振频率为4MHz，按键pb(1)～pb(4)在按下时为低电平，LED1、LED2、…、LED10这10个LED灯高电平点亮，低电平熄灭。设计的端口连接如图T2.2所示，方框里的名称为设计模块中定义的名称(此名称是本实验参考程序中定义的名称)，方框外的名称为对应EZBoard开发板上的器件名称。因本实验中pb(1)按钮为系统复位信号，故只需对pb(4)按钮消抖。在做此实验时，设计者可对pb(4)按钮做不消抖和消抖两次实验，看消抖效果是否明显。图T2.2按键消抖端口连接要完成此实验，应按照下面的步骤一步一步进行。

(1)使用ISE9.1i新建工程项目。

(2)使用ISE9.1i文本编辑器进行电路逻辑设计。

(3)使用ISE9.1i综合工程项目。

(4)使用ISE9.1i文本编辑器编写测试文件。

(5)使用ModelSimSE6.2b工具进行仿真测试。

(6)使用ISE9.1i工具进行引脚分配、布线并生成下载的jed文件。

(7)通过JTAG下载线将PC机与EZBoard板卡连接起来，使用ISE9.1i的iMPACT工具将jed文件下载至EZBoard板卡上。

(8)通过按键验证EZBoard板卡上4只LED的变化情况，以此来验证按键消抖逻辑设计的正确性。

3.实验步骤

(1)建立ISE工程。

具体步骤如下：

①打开ISE9.1i，选择“开始”→“程序”→“XilinxISE9.1i”→“ProjectNavigator”(或者直接双击桌面图标启动ISE),如图T2.3所示。图T2.3启动ISE②新建一个工程项目，选择菜单命令“File”→“NewProject…”(如果打开ISE后，上面已经有存在的工程项目，请选择“File”→“CloseProject”)，如图T2.4所示。图T2.4新建工程图T2.5新建工程向导④在弹出的“DeviceProperties”对话框中选择FPGA的型号、仿真工具和硬件描述语言类型，如图T2.6所示。

●

Family:XC9500XLCPLDs。

●

Device:XC95144XL。

●

Package:TQ100。

●

Speed:-10。

●

SynthesisTool:XST(VHDL/Verilog)。

●

Simulator:Modelsim-SEVerilog。

●

PreferredLanguage:Verilog(如果是VHDL语言用户，请选择VHDL)。图T2.6“DeviceProperties”对话框⑤点击“Next”按钮，弹出“CreateNewSource”对话框，如图T2.7所示。图T2.7“CreateNewSource”对话框⑥点击“Next”按钮，弹出“AddExistingSources”对话框，如图T2.8所示。图T2.8“AddExistingSources”对话框⑦点击“Next”按钮，在弹出的“ProjectSummary”对话框中点击“Finish”按钮，完成工程项目的建立，如图T2.9所示。图T2.9“ProjectSummary”对话框

(2)使用文本编辑形式完成对电路功能的描述，并完成综合。

具体步骤如下：

①在新建工程向导完成以后，点击“New”按钮，如图T2.10所示。图T2.10点击“New”按钮②在出现的“New”对话框中选择“TextFile”，点击“OK”按钮，如图T2.11所示。图T2.11选择“TextFile”③此时在新建的文本对话框中，按照本实验的功能说明，用VerilogHDL或VHDL语言完成此实验功能的逻辑编程。

④待程序设计完成后，选择菜单“File”→“SaveAs”保存文件，在“文件名”中填写要保存文件的名字(这里以lab2.v为例)，然后点击“保存”按钮，如图T2.12所示。图T2.12保存文件⑤在工程项目的“Sources”窗口中右击“xc95144xl-10TQ100”，选择“AddSource…”，如图T2.13所示。图T2.13加入源代码⑥通过上一步骤会出现“AddExistingSources”对话框，在此对话框中选择lab2.v文件，点击“打开”，如图T2.14所示。图T2.14选择源代码⑦在随后出现的“AddingSourecFiles…”对话框中点击“OK”按钮，如图T2.15所示。图T2.15添加源文件⑧在工程项目的“Sources”窗口中单击lab2.v，在工程项目的资源操作窗口(Processes)里展开“ImplementDesign”，双击“Synthesize-XST”，进行综合，综合完成后如图T2.16所示。图T2.16综合设计注意：综合完成后，在“Synthesize-XST”上会显示一个小图标，表示该步骤的完成情况。有些警告是可以忽略的。图标的含义如下：

●“对号”表示该操作步骤成功完成。

●“叹号”表示该操作步骤虽完成，但有警告信息。

●“叉号”表示该操作步骤因错误而未完成。

如果编写的程序有错误，可查看“errors”窗口里的提示信息，并修改相应的错误代码，然后保存，再进行综合。

(3)使用ModelSimSE6.2b仿真工具对电路进行前仿真测试。具体步骤如下：

①在ISEProjectNavigator里选择菜单“File”→“New”，在出现的“New”对话框里选择“TextFile”，点击“OK”按钮，此时在新建的文本对话框里编写仿真程序。

②待编写完仿真程序后，选择菜单“File”→“SaveAs”，在出现的保存文本对话框的“文件名”中输入lab2_tp.v(在此以lab2_tp.v为例)，然后点击“保存”按钮。

③在ISEProjectNavigator中选择菜单“Project”→“AddSource”，指向上一步骤保存的lab2_tp.v文件夹目录，选择lab2_tp.v文件，点击“打开”按钮。在弹出的“AddingSourceFiles…”对话框里点击“OK”按钮，如图T2.17所示。图T2.17添加仿真文件④在工程项目的“Sources”窗口里，确保“Sourcesfor”的选项为“BehavioralSimulation”，如图T2.18所示。图T2.18确认选中“BehavioralSimulation”⑤在工程项目的“Sources”窗口里，选中工程的顶层文件lab2_tp.v(注意这很关键，不然仿真的波形出不来)，然后展开工程项目的资源操作窗(Processes)里的“ModelSimSimulator”选项，双击“SimulateBehavioralModel”，如图T2.19所示。之后会出现进入“ModelSimSE6.2b”仿真环境，如图T2.20所示。图T2.19双击“SimulateBehavioralModel”图T2.20进入“ModelSimSE6.2b”仿真环境⑥进入ModelSimSE后，观察在“wave-default”窗口中有没有出现不想观看波形的端口，如果有此端口，请在此端口上点鼠标右键，选择“Delete”选项，如图T2.21所示。图T2.21“wave-default”窗口删除此端口后，就将要观察的寄存器或者wire型变量添加到观察窗口中，在“Workspace”窗口中选择“uut”，然后在“Objects”窗口中选择想要观看波形的端口，再在此端口上右键选择“AddtoWave”→“SelectedSignals”，如图T2.22所示。图T2.22添加观察变量⑦在工具栏的红色标记编辑框中设置仿真时间，如图T2.23所示，时间自行设定，建议设置为500ms。图T2.23设置仿真时间⑧点击工具栏中红色标记框内的按钮，开始仿真，如图T2.24所示。图T2.24开始仿真图T2.25时序波形图T2.26双击“AssignPackagePins”②在出现的“ProjectNavigator”对话框里，点击“Yes”按钮，如图T2.27所示。图T2.27确定配置引脚③在XilinxPACE中浏览“DesignObjectList-I/OPins”窗口，在Loc中输入对应的引脚。图T2.28为配置好的此实验的引脚图表。图T2.28参考“lab1_ucf.txt”文件配置引脚④在XilinxPACE窗口中，选择“File”→“Save”。在出现的“BusDelimiter”对话框里选择默认的“XSTDefault”形式，点击“OK”按钮，如图T2.29所示。图T2.29“BusDelimiter”对话框⑤关闭XilinxPACE窗口。在工程项目的资源操作窗口(Processes)里双击“ImplementDesign”，进行布局布线并生成jed下载文件，如图T2.30所示。

注意：布局布线完成后，如有错误出现，可查看芯片类型和引脚配置是否正确。

图T2.30进行布局布线

(5)接通板卡电源和JATG下载线，并下载jed程序到板卡上进行测试。

具体步骤如下：

①用JTAG-USB下载线将PC机与EZBoard板卡JTAG接口连接起来，具体连线如T2.31所示。图T2.31JTAG下载线与EZBoard板卡JTAG接口连接图②展开“GenerateProgrammingFile”，双击“ConfigureDevice(iMPACT)”，如图T2.32所示。在出现“iMPACT–WelcometoiMPACT”对话框后，单击“Finish”按钮，如图T2.33所示。图T