2022年桂林电子科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)

2022年桂林电子科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、关于Cache的3种基本映射方式，下面叙述中错误的是（）。A.Cache的地址映射有全相联、直接和多路组相联3种基本映射方式B.全相联映射方式，即主存单元与Cache单元随意对应，线路过于复杂，成本太高C.多路组相联映射是全相联映射和直接映射的一种折中方案，有利于提高命中率D.直接映射是全相联映射和组相联映射的一种折中方案，有利于提高命中率2、容量为64块的Cache采用组相联映射方式，字块大小为128个字，每4块为一组。如果主存为4K块，且按字编址，那么主存地址和主存标记的位数分别为（）。A.16，6B.17，6C.18，8D.19，83、串行运算器结构简单，其运算规律是（）。A.由低位到高位先行进行进位运算B.由低位到高位先行进行借位运算C.由低位到高位逐位运算D.由高位到低位逐位运算4、假定变量i、f、d的数据类型分别为int、float、double（int用补码表示，float和double用IEEE754标准中的单精度和双精度浮点数据格式表示），已知i=785，f-l.5678e3，d=1.5el00，若在32位机器中执行下列关系表达式，则结果为真的是（）。I.i==（int）（float）iⅡ.f==（float）（int）fIⅡ.f==（float）（double）fⅣ.（d+f）-d=fA.仅I、ⅡB.仅I、ⅢC.仅Ⅱ、ⅢD.仅Ⅲ、Ⅳ5、对于相同位数（设为N位，且各包含1位符号位）的二进制补码小数和十进制小数，（二进制小数所表示的数的个数）/（十进制小数所能表示的数的个数）为（）。A.（0.2）NB.（0.2）N-1C.（0.02）ND.（0.02）N-16、关于同步控制说法正确的是（）。A.采用握手信号B.由统一时序电路控制的方式C.允许速度差别较大的设备一起接入工作D.B和C7、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。A.20nsB.40nsC.50nsD.80ns8、冯·诺依曼型计算机的设计思想主要有（）。1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.局部性原理A.I，ⅢB.Ⅱ，ⅢC.IⅡ，IⅣD.I，IⅡ9、指令寄存器的位数取决（）。A.存储器的容量B.指令字长C.机器字长人D.存储字长10、在具有中断向量表的计算机中，中断向量地址是（）。A.子程序入口地址B.中断服务程序入口地址C.中断服务程序入口地址的地址D.例行程序入口地址11、依赖硬件的数据传送方式是（）。A.程序控制B.程序中断C.DMAD.无12、（）不是常用三级时序系统中的一级。A.指令周期B.机器周期C.节拍D.定时脉冲13、某指令格式如下所示。OPMID其中M为寻址方式，I为变址寄存器编号，D为形式地址。若采用先变址后间址的寻址方式，则操作数的有效地址是（）。A.I+DB.（I）+DC.(（I）+D)D.（（I））+D14、在通用计算机指令系统的二地址指令中，操作数的物理位置可安排在（）。I.一个主存单元和缓冲存储器Ⅱ.两个数据寄存器IⅡ.一个主存单元和一个数据寄存器IV.一个数据寄存器和一个控制存储器V.一个主存单元和一个外存单元A.Ⅱ、Ⅲ、IVB.IⅡ、ⅡC.I、Ⅱ、ⅢD.I、Ⅱ、Ⅲ、V15、零地址双操作数指令不需要指出操作数地址，这是因为（）。A.操作数已在数据缓冲寄存器中B.操作数隐含在累加器中C.操作数地址隐含在堆栈指针中D.利用上一条指令的运算结果进行操作二、填空题16、存储器和CPU连接时，要完成______的连接；______的连接和_______的连接，方能正常工作。17、为了运算器的高速性，采用了________进位，________乘除法，________等并行技术措施。18、汉字的________、________、________是计算机用于汉字输入、内部处理、输出三种不同用途的编码。19、字节多路通道可允许多个设备进行_______型操作，数据传送单位是_______20、通道是一个特殊功能的______，它有自己的______专门负责数据输入输出的传输控制。21、闪速存储器特别适合于_______微型计算机系统，被誉为_______而成为代替磁盘的一种理想工具。22、流水CPU中的主要问题是________相关、________相关和________相关，为此需要采用相应的技术对策，才能保证流水畅通而不断流。23、主存储器的性能指标主要是存储容量、存取时间、_______和_______24、为了解决多个_______同时竞争总线_______，必须具有_______部件。25、按IEEE754标准，一个浮点数的阶码E的值等于指数的_________加上一个固定的_________三、名词解释题26、主机：27、总线事务：28、绘图机：29、写回法：四、简答题30、什么是指令字长、机器字长和存储字长？31、中断接口一般包含哪些基本组成？简要说明它们的作用。32、浮点数的阶码为什么通常采用移码？33、一个计算机系统中的总线，大致分为哪几类？五、计算题34、已知计算机的字长为32位，存储器的容量为1MR.如果按字节、半字、字、双字寻址，寻址范围各是多少？35、将下列十进制数表示成浮点规格化数，阶码4位（包含一位阶符），分别用补码和移码表示；尾数9位（包含一位数符），用补码表示。1）27/64。2）-27/64。36、某Cache采用全相联映射，且此Cache有16块，每块8个字，主存容量为216个字（按字寻址），Cache开始为空。Cache存取时间为40ns；主存与Cache间传送8个字需要lus。1）计算Cache地址中标记位数和块内地址位数。2）程序首先访问主存单元20，21，22，…，45，然后重复访问主存单元28，29，30，…，45四次（假设没有命中Cache，将主存对应块一次全部读入Cache中，且第一块从0开始计数），试计算Cache的命中率。3）计算上述程序总的存取时间。六、综合题37、采用微程序控制器的某计算机在微程序级采用两级流水线，即取第i+1条微指令与执行第i条微指令同时进行。假设微指令的执行时间需要40ns，试问：1）若控制存储器选用读出时间为30ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。2）若控制存储器选用读出时间为50ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。38、假定在一个8位字长的计算机中运行如下类C程序段：unsignedintx=134；unsignedinty=246；intm=x；intn=y；unsignedintz1=x-y；unsignedintz2=x+y；intkl=m-n；intk2=m+n；若编译器编译时将8个8位寄存器R1~R8分别分配至变量x、y、m、n、zl、z2、kl和k2，则回答下列问题（提示：带符号整数用补码表示）：1）执行上述程序段后，寄存器R1，R5和R6的内容分别是什么（用十六进制表示）？2）执行上述程序段后，变量m和k1的值分别是多少（用十进制表示）？3）上述程序段涉及带符号整数加/减、无符号整数加/减运算，这4种运算能否利用同一个加法器及辅助电路实现？简述理由。4）计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？39、某16位机器所使用的指令格式和寻址方式如图所示，该机器有两个20位基址寄存器，4个16位变址寄存器，16个16位通用寄存器。指令汇编格式中的S（源）、D（目标）都是通用寄存器，M是主存的一个单元，3种指令的操作码分别是MOV（OP）=（A）H、STA（OP）=（1B）H、LDA（OP）=（3C）H。其中，MOV是传送指令，STA为写数指令，LDA为读数指令。1）试分析3种指令的指令格式和寻址方式特点。2）处理器完成哪一种操作所花时间最短？完成哪一种操作所花时间最长？第2种指令的执行时间有时会等于第3种指令的执行时间吗？3）下列情况中，每个十六进制指令字分别代表什么操作？简述此指令的作用。①（FOFl）H/（3CD2）H：②（2856）H

参考答案一、选择题1、D2、D3、C4、B5、B6、B7、C8、D9、B10、C11、C12、A13、C14、B15、C二、填空题16、顺序寻址方式跳跃寻址方式17、先行阵列流水线18、输入编码内码字模码19、传输字节20、处理器指令和程序21、便携式固态盘22、资源数据控制23、存储周期存储器带宽24、主设备控制权总线仲裁25、真值偏移量三、名词解释题26、主机：主机中包含了除输入输出设备以外的所有电路部件，是一个能够独立工作的系统。27、总线事务：从总线的请求到完成总线的使用的操作序列。28、绘图机：计算机图形输出设备，主要用于工程图纸的输出。29、写回法：cache命中时的一种更新策略，写cache时不写主存，而当cache数据被替换出去时才写回主存。四、简答题30、答：机器字长：CPU一次能处理数据的位数，通常与CPU的寄存器位数有关。31、答：A、地址译码。选取接口中有关寄存器，也就是选择了IIO设备；B、命令字/状态字寄存器。供CPU输出控制命令，调回接口与设备的状态信息；C、数据缓存。提供数据缓冲，实现速度匹配：D、控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。32、解析：假设采用n位数值位，由移码的定义可知，有如下关系：x因此，正数的移码一定大于负数的移码，这个是移码与原码、补码、反码的一个重要区别。更重要的是，移码具有如下性质：当x>y时，[x]移>[y]移33、答：（1）同一部件如CPU内部连接各寄存器及运算部件之间的总线，称为内部总线。（2）同一台计算机系统的各部件，如CPU、内存、通道和各类I/0接口间互相连接的总线，称为系统总线。五、计算题34、解：首先1MB=8Mhit（为了在后面的计算中单位统一）按字节寻址时，寻址范围为：8Mbit/8bit=lMB。按半字寻址时，寻址范围为：8Mbit/16bit=512KB。按字寻址时，寻址范围为：8Mbit/32bit=256KB。按双字寻址时，寻址范围为：8Mbit/64bit=128KB。35、解析1）27/64=0.011011=0.11011×2-1当补码和尾数都采用补码表示时：1，111：0.11011000。阶码采用移码、尾数采用补码表示时：0.11l：0.11011000。2）-27/64=1.011011=1.11011×2-1当补码和尾数都采用补码表示时：1，11l；1.00101000。阶码采用移码、尾数采用补码表示时：0.1l1：l.00101000。36、解析：1）Cache地址中块内地址位数为3位（23=8）。由于采用的是全相联映射，因此除去块内地址剩下的就是标记位数。主存的标记位数为16-3=13，故Cache的标记位数为13位。2）首先，每块包含8个字（也就是8个主存单元），先访问20号单元，如果Cache不命中（因为Cache开始时为空），那么Cache就调入包含此单元的块，此块包含20、21、22、23单元，当接下来访问21~23单元时都命中。其次，访问24号单元时又不命中，以此类推。当访问20、24、32、40号单元时，不命中。也就是说，一共访问次数为26+18×4=98次，其中有4次不命中，Cache的命中率为98-43）已知Cache命中率、访问Cache的时间、主存与Cache交换块的时间，总的存取时间就很容易计算了，如下：40ns×98+4×lμs=7920ns有些考生认为答案应该是40ns×94+4×lμs=7760ms，因为有4次没有命中Cache，故没有存取操作，仅仅是对比了标记位而已，所以只需乘以94。解释一下，如果Cache没有命中，则CPU将会去主存取数据，并且将数据从主存送往Cache，所以最终CPU还是得对Cache进行98次的存取。六、综合题37、解析：在执行本条微指令的同时，预取下一条微指令。因为这两个操作是在两个完全不同的部件中执行的，所以这种重叠是完全可行的。取微指令的时间与执行微指令的时间哪个长，就以它作为微周期1）若控制存储器选用读出时间为30ns的ROM，微指令执行时序图如图a所示。因为取第i+1条微指令与执行第i条微指令同时进行，所以取微指令的读出时间为30ns，而微指令的执行时间需要40ns。这种情况下微周期取最长的时间，即40ns。2）若控制存储器选用读出时间为50ns的ROM，微指令执行时序图如图b所示。这种情况下微周期需取50ns。38、解析：1）寄存器R1存储的是134，转换成二进制为10000110B，即86H。寄存器R5存储的是x-y的内容，x-y=-112，转换成二进制为10010000B，即90H。寄存器R6存储的是x+y的内容，x+y=380，转换成二进制为101111100B（前面的进位含弃），即7CH。由于计算机字长为8位，因此无符号整数能表示的范围为0～255，而x+y=380，故溢出。2）m二进制表示为10000110B，由于m是int型，因此最高位为符号位，可以得出m的原码为11111010（对10000110除符号位取反加1），即-122。同理，n的二进制表示为11110110B，故n的原码为10001010，转成十进制为-10。因此，k1=-122-（-10）=-112。3）参考答案：可以利用同一个加法器及辅助电路实现。因为无符号整数和有符号整数都是以补码形式存储，所以运算规则都是一样的。但有一点需要考虑，由于无符号整数和有符号整数的表示范围是不一样的，因此需要设置不一样的溢出电路。4）至于内部如何判断溢出，可参考前面的总结。带符号整数只有k2会发生溢出。分析：8位带符号整数的补码取值范围为-