数字电路与逻辑设计知到智慧树章节测试课后答案2024年秋中山大学

数字电路与逻辑设计知到智慧树章节测试课后答案2024年秋中山大学第一章单元测试

与模拟系统相比，数字系统（）。

A:可以表示无限量的值B:可以处理更高的功率C:不容易产生噪声D:全部都对

答案:不容易产生噪声

第二章单元测试

对于二进制数1000，带1的列的权重为（）。

A:6B:4C:10D:8

答案:8小数二进制数0.11的十进制值为（）。

A:0.11B:0.75C:0.25D:0.5

答案:0.75十六进制数2C的十进制等价值为（）。

A:44B:都不对C:64D:14

答案:44二进制数1000的补码为（）。

A:1000B:1010C:1001D:0111

答案:1000BCD码中的数字1010是（）。

A:等于十进制数12B:无效码C:等于十进制数10D:等于十进制数8

答案:无效码

第三章单元测试

与门、或门、非门可以用来形成（）。

A:数据选择器B:存储类器件C:全部都对D:比较器

答案:全部都对典型2输入与门(AND)的真值表为（）。

A:B:C:D:

答案:典型2输入或非门(NOR)的真值表为（）。

A:B:C:D:

答案:典型2输入异或门(XOR)的真值表为（）。

A:B:C:D:

答案:左边的符号表示（）。

A:XOR门B:XNOR门C:OR门D:NOR门

答案:XNOR门

第四章单元测试

布尔加法结合律通常写成（）。

A:(A+B)+C=A+(B+C)B:AB=BAC:A+B=B+AD:A+AB=A

答案:(A+B)+C=A+(B+C)布尔方程AB+AC=A(B+C)说明了（）定律。

A:布尔结合律B:布尔交换律C:布尔分配律D:狄摩根定律

答案:布尔分配律布尔表达式A·1等于（）。

A:1B:0C:BD:A

答案:A布尔表达式A+1等于（）。

A:0B:BC:AD:1

答案:1一个标准SOP形式的布尔表达式为（）。

A:在每一项中包含了域中所有变量B:都不对C:只包含一个乘积项D:最小逻辑表达式

答案:在每一项中包含了域中所有变量

第五章单元测试

要实现SOP表达式X=A’BC’+AB’D+BD’E，需要的门的类型是（）。

A:3输入NANDB:3输入ORC:3输入ANDD:3输入NOR

答案:3输入OR在如图所示电路对应的脉冲时序波形中，最前面的两个位时间对应的输出为（）。

A:G1isLOWandG2isLOWB:G1isHIGHandG2isHIGHC:G1isHIGHandG2isLOWD:G1isLOWandG2isHIGH

答案:G1isHIGHandG2isLOW被称为通用门的两种类型的门是（）。

A:OR/NORB:NAND/NORC:AND/ORD:AND/NAND

答案:NAND/NOR

如果所有的门改变为（），如图所示电路将有相同的逻辑输出。

A:AND门B:NAND门C:NOR门D:OR门

答案:NAND门如图所示电路相当于一个（）。

A:AND门B:XOR门C:OR门D:都不对

答案:都不对

第六章单元测试

要将4位并行加法器扩展为8位并行加法器，必须（）。

A:使用四个没有互连的4位加法器B:使用两个4位加法器并将一个的和输出连接到另一个的进位输入C:使用八个没有互连的4位加法器D:使用两个4位加法器，其中一个的进位输出连接到另一个的进位输入

答案:使用两个4位加法器，其中一个的进位输出连接到另一个的进位输入如果一个74HC85幅度比较器的输入A=1011,B=1001，则输出为（）。

A:A>B=1,A<B=1,A=B=0B:A>B=0,A<B=1,A=B=0C:A>B=0,A<B=0,A=B=1D:A>B=1,A<B=0,A=B=0

答案:A>B=1,A<B=0,A=B=0如果将两个4位比较器拓展以接受两个8位数字，则最低位有效比较器的输出为（）。

A:连接到最高位有效比较器的输出B:等于最终的输出C:连接到最高位有效比较器的级联输入D:连接到最高位有效比较器的进位输入

答案:连接到最高位有效比较器的级联输入如果1-of-16译码器在对应十进制12输出上显示LOW有效输出，那么输入是（）。

A:A3A2A1A0=0100B:A3A2A1A0=1100C:A3A2A1A0=1010D:A3A2A1A0=1110

答案:A3A2A1A0=1100一般来说，多路复用器具有（）。

A:一个数据输入，一个数据输出，一个选择输入B:多个数据输入，多个数据输出，多个选择输入C:一个数据输入，多个数据输出，多个选择输入D:多个数据输入，一个数据输出，多个选择输入

答案:多个数据输入，一个数据输出，多个选择输入

第七章单元测试

D锁存器的输出不会改变，如果（）。

A:D为LOWB:所有C:使能未选通D:输出为LOW

答案:使能未选通锁存器属于下列的哪一类逻辑电路（）。

A:双稳态多谐振荡器B:oneshotsC:单稳态多谐振荡器；D:不稳定多谐振荡器；

答案:双稳态多谐振荡器触发器属于下列的哪一类逻辑电路（）。

A:单稳态多谐振荡器；B:oneshotsC:双稳态多谐振荡器D:不稳定多谐振荡器；

答案:双稳态多谐振荡器对于门控D锁存器，当（）时，输出Q始终等于输入。

A:使能脉冲来之前;B:使能脉冲期间C:B和CD:使能脉冲后

答案:B和C一个J-K触发器，J=1，K=1，时钟脉冲输入为10kHz，Q输出为（）。

A:始终保持高电平;B:始终保持高电平C:10kHz方波D:5kHz方波

答案:5kHz方波

第八章单元测试

一个模12的计数器必须有（）。

A:同步时钟B:3个触发器C:4个触发器D:12个触发器

答案:4个触发器以下哪一项是具有截断模数的计数器的示例（）。

A:模16B:模8C:模14D:模32

答案:模14一个4位行波计数器由触发器组成，每个触发器从时钟到Q输出的传播延迟为12ns。计数器从1111循环到0000，总共需要（）。

A:24ns;B