英飞凌如何控制和保证基于SiC的功率半导体器件的可靠性

207-20202基于SiC的器件为何需要进行一些不同于硅器件的额外可靠性试验？3工业级SiCMOSFET的栅极氧化层可靠性–失效率和寿命3.2SiCMOSFET栅极氧化层可靠性筛查的基本方面3.3用于外部栅极氧化层可靠性评价的应力试验3.3.1马拉松应力试验3.3.2栅极电压步进应力试验4工业级SiCMOSFET的栅极氧化层可靠性–偏压温度不稳定性（BTI）5碳化硅的抗宇宙射线能力7SiC体二极管双极退化7.2在应用中的影响7.3CoolSiC™MOSFE8产品级别的质量认证8.1根据实际应用条件进行超越当前标准的测试8.2AC-HTC试验方法8.3秒级功率循环试验8.4长期应用试验9汽车级认证：超越标准的方法359.1汽车级SiC客户需要更高的现场应用可靠性9.2汽车零部件对湿度的耐受力不打折扣10SiC器件可靠性和质量认证的行业标准307-2020英飞凌基于CoolSiC™沟槽栅的碳化硅功率MOSFET，凭借值系数（FOM）值上取得了巨大改进。这能给许多应用带来更高的效率和功率密度，以及更低的本。该技术也可为创造更多新应用和新拓扑带然而，与所有新技术一样，碳化硅功率MOSFET有如此才能达到功率转换系统的设计寿命和质量要求。尽管与硅技术有相似之处——例如，垂直型构，含有SiO2等天然氧化物，及大多数工艺步骤等，但这些新功率器件要的区别。由于存在这些实质性的差异，所以本文着重讲述英飞凌在产品发布过程中用于评价CoolSiC™技术和产骤。本文还涉及到主要的失效机制，以及用于确保在各种应用中安全可靠运行的通过这种方式，我们避免了客户可能遇到的许多风险，并为可靠地使用英飞凌Co安全的路径。本文对于有兴趣更好地了解碳化硅技术的可靠性的工程师也有指407-2020SiC能作为功率器件原材料的原因之一是，它能借用结构）。因此，用于验证硅器件长期稳定性的许多方法SiC的器件还需要进行一些不同于Si器件的额外可靠性试验。有必要进-材料本身及其具有的特定缺陷结构、各向异性、机械性能和热性能等-更大的带隙及其对MOS器件的界面陷阱密度和动力特性的影响-材料本身及外部界面——如器件边缘（包括新边缘端设计）——最多增强10倍左右的运行电场，以-高压运行（VDS>1000V）与快速开关（>50V/ns）相结合的新运行模式所列项目可能对几乎所有既有的质量认证试果也会不同。与基于硅的功率器件不同的是，SiC的氧化层可靠性试性。此外，按照许多现有的、用于规范加速试验的合格标准，必须利用模型推断试验数据，使其边开发新试验用于测试基于硅的功率半导体器件所没有的不同运行模式，一边改进其特有的要求。必须强调的是，特性鉴定和验证体系的主要组成部分是基于应用条件的应力分析。这样为了能够评估SiC器件的临界运行条件，并了解507-2020靠性已逐步取得改进。这为它们成功地进入大众市场打开在栅极氧化层可靠性领域，可以重复使用Si技术的许多专业知识。例的物理击穿场强与Si器件上的SiO2相似（即使不相同）[1]。这意味着，在“外在”的缺陷导致的。外在的缺陷是指栅极氧化层发生细微的变形，致使局部氧化层变薄，如图1所示。ddsiio2ddsiio2d图1.SiO2的外在缺陷示意图。外在缺陷可以是由氧化层变形（因为EPI理氧化层变薄，也可以是由介电场强降低（因为含有金属杂质、颗粒或孔有些变形可能源自于EPI或衬底缺陷[2]、金属杂质、颗粒，或在器件制造过结束流片时，因为具有更大数量的杂质缺陷，在SiC上制取的栅极氧化层通常拥ln(-ln(1-F))内在失效支线芯片寿命临界非临界SiCMOSFET外在失效支线SiMOSFET/ln(t)图2.氧化层厚度和面积相同的SiC在缺陷密度高出3-4个数量级。芯片寿命是开发创新的筛查技术——例如通过电气终端测试，以识别并剔除可能有缺陷的器件。在终测中筛的器件，通常需要对每个器件施加预定幅值和时间的高栅极电压应力脉冲[3][4]。该应力脉冲可用于出具有关键外部缺陷的器件，留下没有外部缺陷的、或只存在非关键外部缺陷的器件。在筛查中剩余器件具有明显更高的栅极氧化层可靠性[要想实现快速高效的栅极电压筛查，必须具备的一个条件是，栅极氧化层应比达到固有的寿命需的氧化层厚很多。栅极氧化层越厚，越能使用比器件典型应用电压高很多的筛查电压，同时保证能通过筛查试验的无缺陷器件。筛查电压与应用电压之比越大，电气筛查效率越高[6]。通过在终测中有缺陷的器件，客户面临的潜在可靠性问题就能被器件制造商遭受的微小良率损失所取代。通过我栅极氧化层更厚的缺点是，MOS沟道电阻略高。MOS沟道电阻与电阻中占据很大的比例，尤其是对于电压等级较低的、漂移区电阻相对较小的器件而言。毕竟，的。虽然难以避免这种在可靠性与性能之间进行折中的设计，但或许可以利用导通电阻和栅极氧性与栅极氧化层厚度的相关性不同的这一事虽然栅极氧化层的可靠性随氧化层厚度的增加而呈指数级提高，但导通电阻仅呈线性增加更为突出的高温条件下，性能损失相对而言反倒更小。总而言之，使用较厚的栅极氧化层，只需点儿性能，就能换取可靠性的大幅提高。英飞凌从一沟槽式器件与氧化层更厚的平面式器件相比，在MOS607-2020707-2020经典的老化试验可以替代在高筛查电压和室温下进行的栅极电压筛查，但它并不是很有吸引程中，器件通常需要承受更长时间的较低栅极电压和高温工况。这种方法有几个缺点：老化过程钱，并可能导致阈值电压和导通电阻因为栅极长时间地承受高偏压和高温应力而发生严重漂移，为能可靠地预测器件在正常运行工况下的失效概率，必须开展应力试验来探究导致机理[9]。旨在探究氧化层磨损机理的应 )试验，并不适合用于研究在芯片典型寿命内和器件克服这个问题，英飞凌开发出两种不同的应力试验方法来验证所有器件的筛查结果乃至栅极研究外在失效的常用方法之一是，给器件施加尽可能接近现实世界应用条件的应力，同时测试品。之所以要求测试大量样品，是因为在经过电气筛查之后，外在失开发出一种新的试验方法，它就是我们所称的“马拉松应力试验”[2]。该试验是给数以千计的器件同时施加位于接近运行条件和类似于典型老化条件的参数区间内的应力。但与老化试验不同的是，我们施），们开发出一种专门的试验系统，它能让我们将许多器件放在一个封装里，将许多封装放在一个应力板上，再将多个应力板同时放进一个烘箱里。然后再同时运行多个在案例研究中，我们利用三组通过电气筛查的、拥有不同杂质缺陷密度的器件样品，开展和运行立的马拉松试验。这三组样品与器件在开发过程中取得的进展大致对应，即，第一组样品对应于氧成过程的初始阶段，而第三组样品代表产品放行前的技术状态。实验目的是监测和量化在清洗、流VGS=+30V时的失效时间换算），-ln(1-F)第一组第三组第一组第三组第一组第二组第二组第三组图3.在利用拥有不同外在缺陷密度的、三组不同的SiC沟 结果，换算成VGS=18V的栅极使用电在失效之后，留下的器件失效概率符合本征失效的韦伯斜率1。[2][6方法。但是，该试验需要测试大量的样品，并且需要采用非常复杂的方式进行校验。选择栅极应时，必须使其远低于被测器件的本征击穿极限，同时还要足够苛刻以能在外在失效。要想确定合适的应力条件，必须开展广泛的初步调查，和/或对被测器件具备充分的了解。因为这个原因，也因为开展并行试验需要专门的试验系统，所以马拉松应力试验主要是被器件制造商性，开展寿命终期应力试验（如“栅极电压步进应力试验”）更加方便[6][1该试验是通过逐步增大栅极应力偏压，在最高允许结温（Tj,max）下和设定的应力持续时间（tstr）——如分别检测器件的栅-源极漏电流电平。统计失效器件数目，并从分布图中剔除失效器件。在第一个应力下，器件被施加推荐的栅极使用电压（VGS,rec）——比如+15V。用同样的方法在最高允许栅极电压（VGS,max）下进行第二个应力级差的试验。从这一步开始，在每个应力级差之后将栅极电压增大+2V（举例），不断进行试验，直至所有器件都已失效（VGS,EOL）。在试验结束时，通过韦伯统计数据分析失效时807-2020的、清晰的本征失效支线，而其它器件（主要是M1）在相对较小的电场强度下VG,uVGS,EOLT=Tj,maxVGS,max+4VVGS,max+2VVGS,maxVGS,rectstr时间图4.栅极电压步进应力试验。在每个应力试验序列之前和之后，通过检测栅-源极漏电流来检查每个芯图5.利用由四个不同器件厂家生产的100个商用的Si的失效概率的韦伯分布图。其中，空心符号代表因内在原因而被击穿的器件，实心原因而被击穿的器件。虚线代表外在失效曲线，直线907-20201007-2020靠性的基本方面，并概述了通过电气栅极电压筛查降低现场失效概率的概念。MOSFET在典型运行条件下的最大现场失效概率，我们提出了所谓行电压的电压应力下对大量的器件进行测试。该试验的结果表明，通过使用优化的器件处理和为了比较有限数量的、栅极氧化层性能普遍未知的器件的栅极氧化层可靠性——比器件的栅极氧化层可靠性，我们又介绍了一种更为通用的寿命终期应力试验。这第二个试验不能像4工业级SiCMOSFET的栅极氧化层在正常使用器件时，由于半导体-氧化层界面处有漂移。阈值电压的漂移可能对器件的长期运行产向更大的电压值偏移，因此会导致器件的导通电阻变大。这又导致损耗增加，以及散热需求增大，能缩短器件的使用寿命。因此，了解阈值电压的行为并考虑它对设计余量的影响非常这种现象在Si技术中已非常常见，被称之为“偏压温度不稳定性的事实，即，它不仅由硅（Si）而且由碳（C）原子组成，SiC/SiO2界面的特性相比Si/S同。在SiC/SiO2界面存在位于更大能量范围内的其它点缺陷类型，它们必器件特性长期稳定，必须密切关注BTI这种漂移现象设法实现最优异的器件可靠性。因此，我们开展了深入的研究，以期能够深入地了解效应在现实应用中的影响，并制定出能够尽可于应力条件（偏压、时间、温度）。施加正栅极偏压应力（PBTI）时，通常可以观察到阈值电），SiC/SiO2或Si/SiO2界面处或附近的载流子捕获引起的，可一道为科学进步作出了重大贡献[13][14][15]。已经掌握的退化物理学和电气测量技术知识，如今已多相似之处[18]。然而，它们在有些方面仍然存在不同，在测量和评估特定应用中的参数变化时必到这些不同。慢）的分量[19][20]。准永久分量决定器件的长期漂移量，而快速分量能在短时间内1107-20201207-2020为了获得可比较的漂移值，已制定测定BTI应力应力读数读数应力阶段之后的时间时间信号与时间的关系。右图显示的是阈值电压漂移的恢复与时间的关系，旨在表明读阈值电压漂移的影响。即使读数时间有很小的差异，提取的阈但是，获得的阈值电压漂移在很大程度上取决于读数时间——即应力阶段与读数阶段之间的时间间及器件的状况[19][23]。从图6中的右图可以看出，阈是，即使读数时间有很小的差异——比如1msvs.100ms，提取的阈值电压漂移也有很大不同。因此，这种简单的方法存在的缺点是重现性差，且难以区分阈值电压漂移中的完全可恢复的快速分量（滞后效应）理过的PBTI为例，读数阶段包含累积脉冲、在有序列都完成之后，即在二次读数时，留下的主要是准永久的BTI这意味着，预处理使得测量结果更容易被重现，更不易受到读数延迟和器件状况的影响，并允许正1307-2020时间图7.预处理过的PBTI的测量序列。读数阶段包含累积脉冲、一次读数、累积脉同一个读数阶段中的一次读数与二次读数之差代表阈值电压滞后生了新的界面态。预处理脉冲模拟的是栅极在应用中的开关过程，可将陷阱态 针对SiC，我们给出了几种不同的工艺处理所带来的不同结果，以证明特征之一。图8.在200°C和-25V的偏压应力下，NBTI随时正偏压温度不稳定性（PBTI）图9.在200°C和+25V的偏压应力下，PBTI随时间的变化1407-20201507-2020偏压应力（偏压应力（V）剩余差异是绝对阈值电压漂移的补偿。通过优化器件处理，我们再次实现了漂移量降低一标，从而使得漂移量在本试验的实验窗口中落在了100位置位置氧化物陷阱能级[20]。正如我们在[18]中所证明的，SiC导带度更高使得电子更容易被捕获到该型[17][25]。然而，利用实证幂律（参见[26]）或捕获/释放时间图（CET图，参见可能进行寿命终期漂移预测。我们的研究表明，为Si技术开发和验证的预测模型（），一样进行预测。总结并利用合适的测量方法仔细地评估DCBTI。然而，因为能使器件性能更好（RONxA更小）的工艺条件，与时间、温度和偏压的关系与Si技术类似，所以可以断定它们对应的潜在4.2SiCMOSFET在实多年来，英飞凌一直在进行超越标准质量认证方法的应用相关试验，以期为最终应用确极限[16][19]。阈值电压和导通电阻在实际应用运行条件下的漂移，是我们深入研究的一个“SiC特有”的重应力条件下，参数漂移可能超过施加标准直流栅极应力后的典型值。这与DCBTI始终被视为“最坏情况”的Si技术是不同的[28]。为了增进对这一新的漂移现象的认识，也为了指导），了它在典型的应用环境中可能造成的后果[29]。2019年，我们根据最新的英飞凌在各种运行条件下开展了广泛的试验，以期建立一个半经验的预测模型，用于描述阈值电压（VTH 偏压上限（VGH）、开关频率（f）和运行温度（T）等相关。1607-2020分辨率高，还要求测量延时达到微秒级。为此，英飞凌已开发出定制的高端应力栅极应力试验期间进行快速的原位参数监测[17道过驱动电压（VGH-VTH），从而使得器件的沟道电阻（Rch）变大。Rch=(2)在公式（2）中，L代表沟道长度，W代表沟道宽度，μn代表自由电子迁移率，Cox代表栅极氧化层电容，VGH代表栅极电压上限，而VTH代表器件的阈值电压。在高功率器件中，沟道电阻只是器件的总导通电阻的一个分量。RON=Rch+RJFET+Repi+Rsub.在公式（3）中，Rch代表沟道电阻，RJFET代表结型场效应晶体管（JFET）电阻，Repi代表漂移带的外延大，最终使得器件的总导通电阻(ΔRON）略微变大。总导通电现潜在临界漂移（>15%，在数据表的最大额导图表来说明推荐的栅极驱动电压和频率。这些指导图表之后创建的退化模型。验模型系数。所示的拟合曲线对应用于计算ΔVTH_AC~(ts×f)n(4)应力施加时间的关系图。在图12中，我们比较了1707-20201807-2020移是相似（不是完全一样）的，它与总应力施加时间无关。正是因为这个原因，相比在相对较低），的导通损耗与开关损耗之比。在某个特定的应用中，如果开关损耗在总损耗中占据绝对比例关频率更大，导通损耗的增加对于系统设计的影与栅极偏压下限（VGL）的关系状态施加负栅极偏压的模式下运行，ACBTI只会导致VTH漂则获得的VTH漂移显示出典型的D压可通过以下方式影响VTH漂移（参见图13）：当开关次数较少时，VTH漂移是，当开关次数较多时，VTH漂移通常因为负关态栅极电压更高导致漂移斜率更大（幂律指数）而变大。图13.短时间内施加大量脉冲（f=500kHz的栅极电压下限高于-2.5V时（比如-），与栅极偏压上限（VGH）及温度（T）的关系的VGH等级和高温下，VTH漂移值更大。但是，这并不一定意味着，这种运行条件对于应用而言更为关当VGH等级较高时，可以观察到BTI更大。但是，由于栅极驱那么敏感。因此，尽管VTH漂移变大，但RON在VGH值较大时的相对变化可能反倒变小显。因此，尽管VTH漂移变大，但RON在温度更高时的相对变化可1907-20202007-2020极电压下限和不同的栅极电压上限时的数据。施加较大的栅极电压上限导致实测数据发2107-2020图15.在加速频率（f=500kHz）和栅极电型的栅极电压下限和不同应力温度下的数据。温度较高时的应力导致实测数据发生平模型（虚线）符合实测数据的趋势，但在本试验中稍漂移饱和与负载电流的关系型，这表明负载电流本身并不会改变观测到的漂移行为。但也发现，栅极信号过冲和下冲——用中很常见——可能影响ACBTI。这一评估和抑制应用中的过冲和下冲给出具体的2207-2020半导体器件在其整个生命周期中都会受到核粒子辐射。这种辐射源自于高能宇宙粒子撞击大“硬”分量2307-2020对于地球大气层以上的空间应用，宇宙辐射主要由质子、离子和伽玛射线组成。对于最高达到度的地面应用，大气层能起到很大的屏蔽作用，辐射环境取决于地平面的通量时[32]的中子。但如图17所示，中子通量随海拔高度呈指数增长[14]，因此在考时必须考虑到海拔高度。尽管地面上的中子通量密度相当低，但许多功率半导体导致功率半导体器件失效的机制，并根据器件和应用参数推导出一个加速模型，另请参见[n二极管结构中的电场分布。入射宇宙粒子可能触发与晶格原子组成的带电等离子体。在正常的反向偏压运行条件下，电场呈三角形或梯形（蓝色曲线）。宇宙粒子诱发的带电等离子体时，电场在等离子体中被局部屏蔽。在等离子体区的边缘甚电场，这可能导致产生通过活跃区进一步传播开去的雪崩（红色曲线），也就是所谓的“图18.在[30]之后垂直功率器件中的宇宙辐射等离子体通道和随后的流光可使器件发生短路，然后再被耗散能摧毁。这就是所谓的“单粒子烧毁” 的器件失效率也相似。在过去的几十年中进行了许多加速试验，这些试验表明，当施加的电实际雪崩击穿电压时，由宇宙射线诱发的失效2407-2020图中没有显示源自于有限数量的被测器件的每一个实验的这些试验是用质子加速器和散裂中子源进行的，它们可通过高粒子通量密度实现性。除去这一分散性，还可通过这些结果推断出一个平均指数电压加速模型。为验证该加速模型基于人工离子源的加速试验的同时，还在高海拔和大气中子的自然通量下进行储存试验[凭借宇宙射线诱发的失效率与雪崩击穿电压的关系，就可以优化功率器件的稳健性。一般而言，率器件可以设计更高的雪崩击穿电压，从而可以通过更大的厚度和更低的漂移层或基底层掺杂的抗宇宙辐射能力。这又意味着正向导通损耗将在一定程度上降低，即，在抗辐射能力与通态为计算宇宙辐射导致的器件或模块失效率，必须考虑到特定应用的条件，即施加的的运行小时数之间的关系。因此，不可能为某一技术或应用提供一个宇宙辐射失效率的数字。凌支持客户通过其遍布全球的、经验丰富的、且经过训练的应用工程师网络，研究如何根据英英飞凌永远支持开发宇宙辐射实验的新技术和新产品，以便验证该模型，并确保在应用和器件实现恰当平衡所需的抗辐射能力。结果表明，就宇宙射线导致的基本失效机制及其与运行2507-2020），），这一缺陷目前是可忽略不计的。而且必须指出的是，抗短路能力提高将对RDS（on）产生很大的负面影响。因此，在决定以保证短路耐受时间的形式提高抗短路能力时应当非常慎重。如果决定在数据表中指数值，则必须采取措施确保成品器件的性能。在英飞凌，这是通过在装运之前对所有测试做到的。客户通常要求指定一个产品在应用时能够成功抵抗的短路事件数量。要回答这个问易，因为在不同的运行条件下，实际短路条件（杂散电感等）可能差别很大。此时，供应商与最在典型的短路事件中，器件在被施加满（DC总线）电压的同时，也被施加由负载阻抗和半导体性定义的电流。因此，同时施加的高电压和大电流会导致器件中的功率损耗和热应力都很大。热破坏是个关键的限制因素，金属层的实际熔化是观察到的失效模式之一。持续时间为微秒级。对于失效，这是因为施加应力脉冲之后的漏电流太大，进而导致在短路脉冲之后出现热失控。但这种类型另一个重要发现是，在短路条件下，芯片内的温度大幅度升高，显示出与IGB是通过使用短沟道和有限的JFET效应来减小RDS（on）。电流可以达到器件额定电流的10倍左右，），2607-2020源极源极片的散热能力，热量几乎完全是在靠近芯片表面的极薄漂移区、隔离氧化层和描绘了这一情境，并与IGBT进行了比较。在高压硅器件中，峰值温度的波于器件的主体中。于是便会出现不同的失效模式，因此，必须深入了解系统需求和行为，以得出潜在器件相关的措施和2707-2020双极退化效应。这种效应主要是由SiC晶体上早先存电子与空穴的复合所释放出的能量导致堆垛层错在BPD处蔓延[38]。该堆垛层错将蔓延后停止蔓延。图22中的左图所示的、被扩大的有源区域缩小。结合潜在的物理背景因素，可以得出双极退化是：），在双极退化效应。,一种饱和效应。一旦堆垛层错蔓延至器件表面，双极退化就会饱和。取决运行条件，从初始状态到饱和的时间可以是几分钟到几小时的累积双2807-2020如前所述，内部拥有扩大的叠层缺陷的区域似乎表示了有缺陷和无缺陷的SiC器件的热图像（EMMI）。可以清楚地看到色表示电流密度（蓝色代表密度小，红色代表密度大），加粗从试验中可以证实，双极退化只会使SiC器件的有源区域减小，进而使得MOSFET的RDS（on）变大，体二极管的VSD变大。器件的其它基本参数（如击穿电压、开关行为和氧化层可靠性因此，如果碳化硅器件有少量缺陷，并且饱和后的RDS（on）或VSD增大幅度仍然位于数据表给出的范围以7.3CoolSiC™MOSF英飞凌已采取专门的措施来确保其交付给客户的产品拥有稳定的性能。已采取两种措施来确保体二极管的所有CoolSiC™MOS其中包括采取优化的芯片生产工艺以抑制叠层缺陷的形成，并结合有效的验证2907-2020对分立器件和模块，均按相关标准进行常规检测，其中包括H术的发布是必不可少的，结果被记录在发布每种产品主页上的PQR3000h，以检验英飞凌的新技术在远远超出必要的标准条件时所具有的可靠性。近些年，许多应用开始要求器件具备超越标准H3TRB条件的湿度稳定止功率器件因为湿度原因发生退化，且必须设计实验来看到在这些条件下的不同退化机制，如金属腐蚀或枝晶生长[39]。在标准的H3T据[40]，是在T=85°C、相对湿响。如前所述，这些试验条件不足以确保所有应用在长期内保持可靠。如果分析应用条件时发现存恶劣的条件，则必须进行附加试验。如今是在80%的最高漏源），们不仅要能承受在这些试验中使用的极端条件，还要能HV-H3TRB。无论是在H3TRB还是在以器件显然没有显示出在应力下开始退化的迹象。为了找出英此外，我们还在脉冲高压湿度条件（PHV-H3TRB或动态HTRB）下检验了3007-2020失效模式。为保证在现场条件下能够可靠地运行，验证的应力时间结合严格的通过/失效标准足以性验证应力时间，在任何这些试验中都未发现系超越标准的可靠性验证VDS=80V（100VforAEC）,T对于采用分立器件进行的可靠性试验，高运行温度或模压化合物可能对器件在应力作用下的长是，动态应力试验很重要，因为它们可能触发在遵循标准的静态试验中观察不到的失效机制。例如3107-2020应力试验短路应力），），Ta=85°C，rH85%，VDClink=V，IL_peak=16A，fsw=25k动态反向偏压（DRB）Ta=25°C，VDClink=960V，VGS=+15V/-5V，dv根据文献中的报告，SiC器件甚至还有无法通过（扩展殊材料属性和特定应用条件有关[41][温度(℃)相比在Ta=85°C/rH=85%条件下进验则是引发冷凝，并通过在终端接区形成冷凝水层触发额外的、与应用有关的失效模式。根据文献告，这些失效模式对于SiC器件有非常重要的意义[41][42]。英料有关的失效模式。这一点可以通过进行并成功通过AC-HTC试验（试验是与应用专家紧密合作开发出的，能够模拟光伏系统应用的运行模式。系统的中。持续数小时的试验周期可以分成两个不同的阶段：a)Ta<0°C：低温、高湿度，导致芯片表面出现冷凝水，模如果终端区的钝化处理不够充分，则终端将出现退化，导致在试验期间和实际应用中过早失效。中的所有SiC器件因此都配备有新的叠层钝化膜，用于在这些恶劣的条件下在计算半导体器件在实际应用中的预期使用寿命时，必须考虑到内部连接技术的老化。这需要通率循环试验进行评估，其中，器件被主动加热使得3207-2020RDS（on）或Rth（j-c）达到预定的变化，也就是所谓的寿命终期（EoL）标准。基于公认的模型[43]，这些结果可与应用条件关联起来,正如英飞凌应用说明中所述利用S从原则上讲，SiC模块也是经历这个过程。但因为SiC拥片的老化机制中，键合连接退化并无很大的影响，影响最大的是焊接层退化，它会导致R为这个原因，SiC的秒级功率循环能力才比采用相同互的英飞凌应用工程团队获取）考虑了这一改变的老化机制，使得能够按照功率循环应用说明中的据最高结温Tvj和温度变化ΔT来计算载脉冲持续时间ton的关系。在我们最近发表的文章中有讲到这所有SiC技术所用的互连技术和生产线，都与我们在控制这些工艺和模块势的应用：器件沿两个方向传送电流，芯片在一个负载周期的正和负传导阶段都能产生功率，从对于在寿命终期之前在功率循环中需要更多次循环的应用，英飞凌也已改进分立器件的互连技术针对分立器件的功率循环研究仍然是个处于初期的研究领域。因此，英飞凌近年来进行了更深入的研究，以了解在功率循环应力期间发生的失效机制[48][49]。一个重要发现是，与功率中，只要裸片连接是通过传统的焊接法完成的，则脱线是目3307-20203407-2020MOSFET），分立器件都能用同样的公式来描述。许多器件特性对功率循环稳定性都有一个参数集能够笼统地描述所有产品。根据器件特性，可能有必要使用单独的参数集。如欲了解件的功率循环能力，请向您本地的英飞凌应用工程师发出申请，他能帮您评估预期使用寿简化为一些基本拓扑，它们有助于确定长期应用试验。下表列出了最主要的基本基本拓扑概览主要关注的是硬开关配置，因为它们通常是对功率半导体要求最高的。英飞凌已经开发出许行。为了更好地了解长期行为，可靠性试验的3507-2020碳化硅（SiC）以其固有的优越物理材料特性和高击穿场，是帮助达成“电气化将主宰汽车业的未来”的以英飞凌采用不同的质量类别来归类我们的产品。根据我们的质量手册，区别可以描述如下：›基准质量认证方法可保证符合标准），›AECQ-100/101标准中确定的、在应用中的可靠性鉴定方法汽车应用条件目前因为汽车市场的瞬息万变而有广泛的变化，宽禁带半导体因为明显有能力满足苛的需求而越来越受欢迎。进入这个市场的代价是高质量保障即能够实现更长的使用寿命，了解不同效机制，以及新的激发能量。总体而言，提高性能的需求正在成为一种常态，也是供应商取得竞争途径之一。汽车市场的演变——尤其是电动汽车技术的演变——对产品质量评估有以下影响：1.因为应用条件而需要更长的应力施加时间。AEC-Q101是在任何情况下都必须满足的一项最低标准。2.设计新应力条件，以涵盖实际应用条件，以及新技术在这些条件下的表现。3.可靠性验证现在得从比标准质量认证试验更高的级别仅仅满足汽车行业的标准已经不够了，AEC-Q101被视为必须遵守的指导原则之一，但应用条件如今要求在恶劣的环境条件下以更快的开关速度实现更高的可靠性。所有这些都是在比硅技术的典型击对于电动汽车而言，同样的高压器件产品必须同时满足不同的工作模式，并且在每种模式下都能,预处理，新的纯电动车型具有的一项功能，例如，在使用汽车之前给内部驾驶空间加热，以定时或远将AEC-Q101中的要求数据转化为等效的应力时间时，发现在应用条件与新兴应用的需求之间存在明显的不匹配，凸显出了对能超越当前汽车标准的、能满足更严苛的质量要求的技术（运行小时数[h]运行小时数[h]运行小时数[h]运行小时数[h]图28.典型的纯电动车应用的应用条件（驾驶模式和充电模式）。将AEC-Q101中的要由于产品的复杂度日益提高以及用例更具有挑战性图29.因为更苛刻的应用需求，可靠性裕度相比AEC-Q101标准必须进行扩展。3607-20203707-2020应没有区别。因此，必须在尚未达到Si技术的成熟度的这种新技术，与满足汽率之间，找到一个折中点。宇宙射线：漂移带（外延层）的设计要能确保更强的抗宇宙辐射能力。调整漂移层电阻Rdrift可以增强栅极氧化层稳栅极氧化层稳定性陷低能任何汽车零部件都是经常暴露在变化不断的、有时是恶劣的气候条件下，因此必须保护这些水，并避免由此导致的腐蚀和/或氧化。类似于太阳能或牵引等户外应用的工业应用条件，在特下，汽车应用的质量认证程序和技术措施必须保证其达到超高的现行版本的AEC-Q101要求在最高100V的电压下进行高湿高温反向偏压试验（H3T），大化的需要，它的横向电场强度名义上比Si器件要高，要想检验SiC器件在不同湿度条件下的可靠性，高压H3TRB（VDS=80%VDSS）是更合适的方法。考虑正如第8.1节中已经讲到的，影响可靠性的也有可靠性不会因器件导通和关断引起的电场强度持续变化而受到负面影响。如果适当地调整占空比），3807-2020表3.英飞凌为进行汽车级质量认证所选择的试验条件质量认证试验条件（举例）AEC-Q101（超越AEC-Q101）,80%VDSS度耐受力,f=典型开关频率,VDS,app冲如果不使用这些试验方法，就不可能开发出前面提到的创新钝化概念来保护终只有开发出新的钝化概念并且重复更严苛的湿度应力，SiC技术才有可能被允许用于汽车应用。程中，英飞凌可以借鉴许多工业产品发布过程中所积累的经