电子设计自动化智慧树知到期末考试答案章节答案2024年哈尔滨职业技术学院

电子设计自动化智慧树知到期末考试答案+章节答案2024年哈尔滨职业技术学院下列工具软件中，属于EDA工具软件的有（）。

答案:QuartusII软件;MAXPlusII软件;Xilinx公司的FoundationVHDL结构体包括（）。

答案:结构体说明语句;功能描述语句;结构体名进程语句（PROCESS）的内部结构包括（）。

答案:敏感信号列表;进程说明部分;顺序描述语句VHDL语言中，属于非法的标识符有。（）

答案:AND;RETURN;2_a在下列标识符中，不属于关键字的是（）。

答案:MUX21;AND21下列VHDL端口定义中，可以将信号和数据读回到内部的模式有（）。

答案:BUFFER;INOUT;INEDA工具大致可以分为（）以及下载器等模块。

答案:仿真器;设计输入编辑器;hdl综合器;适配器下列语句中不属于顺序语句的有（）。

答案:进程PROCESS语句;元件例化语句下列说法中，属于EDA优越性的（）。

答案:设计移植性好，效率高;用软件的方式设计硬件;系统现场可编程，在线升级容易;设计输入到硬件系统的转换是由EDA工具软件自动完成的下列语句中属于时钟边沿检测的语句有（）。

答案:IFclk’EVENTANDclk=’1’THEN;IFclk’EVENTANDclk=’0’THEN;IFRISING_EDGE(clk)THENQuartusII的EDA设计时，设计文件可以保存在（）。

答案:硬盘上;英文路径的文件夹中;工程目录中在进行EDA设计的编程或者配置时，需要使用到的设备有（）。

答案:下载线;计算机及EDA工具软件;实验开发系统;直流稳压电源在VHDL的CASE语句中，条件句中的“=＞”不是操作符号，它只相当与THEN作用。（）

答案:对EDA的核心是利用计算机完成电子设计全程自动化，因此，基于计算机环境的EDA软件极其重要、必不可少。）

答案:对在VHDL中，一个设计实体可以拥有一个或多个结构体。（）

答案:对在VHDL语言中，与非逻辑操作符是NAND。（）

答案:对一个项目的输入输出端口是定义在结构体中。（）

答案:错在VHDL中，PROCESS本身是并行语句。（）

答案:对文本输入是指采用硬件描述语言进行电路设计的方式。（）

答案:对在VHDL程序中，实体和结构体是两个必须的基本部分。（）

答案:对在VHDL的端口声明语句中，用INOUT声明端口为输入输出双向方向。（）

答案:对在VHDL中，变量不能将信息带出对它定义的当前设计单元。（）

答案:对VHDL语言中CASE语句属于顺序语句。（）

答案:对QuartusII的图形设计文件类型是.bdf。（）

答案:对STD_LOGIC_1164程序包是IEEE库中最常用的程序包。（）

答案:对QuartusII的原理图设计文件的扩展名是（）。

答案:．bdfQuartusII是哪个公司的软件（）。

答案:ALTERA在QuartusII工具软件中，完成网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等操作，并检查设计文件是否正确的过程称为（）。

答案:综合下列关于CASE语句的说法不正确的是（）。

答案:CASE语句执行必须选中，且只能选中所列条件语句中的一条。VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述（）。

答案:器件的内部功能变量是局部量可以写在（）。

答案:进程中MAX7000系列是Altera公司目前销量较大的产品,属于高性能/高密度的（）。

答案:CPLD对于信号和变量的说法，哪一个是不正确的（）。

答案:信号用于作为进程中局部数据存储单元在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件称为（）。

答案:综合器EDA直译为（）。

答案:电子设计自动化在VHDL中，语句”FORIIN0TO7LOOP”定义循环次数为（）次。

答案:81987标准的VHDL语言对大小写是（）。

答案:不敏感VHDL最常用的库是（）。

答案:IEEE下列VHDL语句中，语法错误的语句有（）。

答案:y:=||a;;y＜=&&a;VHDL程序中常用的预定义程序包有（）。

答案:STD_LOGIC_1164程序包;STD_LOGIC_UNSIGNED程序包;STD_LOGIC_ARITH程序包;STD_LOGIC_SIGNED程序包VHDL设计实体包括（）。

答案:类属说明语句;实体名;PORT语句;端口列表以下操作属于EDA工程开发的步骤有（）。

答案:设置工程名;设置工程顶层实体名;设置目标器件;新建工程目录（文件夹）简单门电路设计包括（）。

答案:非门设计;2输入或门设计、或非门设计;2输入异或门设计;2输入与门设计、与非门设计下列VHDL运算符中与等于关系运算=相同优先级的运算有（）。

答案:＜=;＞;/=;＜常用EDA的设计输入方式包括（）。

答案:状态图输入;VerilogHDL文本输入;原理图输入;VHDL文本输入EDA设计实现过程中仿真包括（）。

答案:时序仿真;功能仿真以下操作属于EDA设计输入的有（）。

答案:VerilogHDL文本输入;VHDL文本输入;状态图输入;原理图输入在进行EDA工程开发仿真时，需要完成以下（）环节。

答案:添加信号节点;设置输入信号波形;运行仿真器;建立波形文件VHDL的操作符包括（）。

答案:关系操作符;符号操作符;算术操作符;逻辑操作符VHDL源程序的文件名不必与设计实体名相同，编译不受影响。（）

答案:错关键字VARIABLE定义的是变量。（）

答案:对关键字ARCHITECTURE定义的是结构体。（）

答案:对在VHDL语言中，或逻辑操作符是OR。（）

答案:对在VHDL语言中，VHDL不等于关系运算符是/=。（）

答案:对在VHDL的IEEE标准库中，预定义的标准逻辑数据STD_LOGIC有9种逻辑值。（）

答案:对在VHDL语言中，或非逻辑操作符是NOR。（）

答案:对在VHDL中，IF语句中至少应有1个条件句，条件句必须由布尔表达式构成。（）

答案:对1987标准的VHDL语言中，标识符必须以英文字母开头。（）

答案:对下列关于信号的说法不正确的是（）。

答案:在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用。一个能为VHDL综合器接受，并能作为—个独立的设计单元的完整的VHDL程序称为（）。

答案:设计输入VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库（）。

答案:WORK工作库使用QuartusII工具软件实现VHDL设计输入，应采用（）方式。

答案:文本编辑EDA的中文含义是（）。

答案:电子设计自动化EPM7128SLC8-15具有多少个管脚（）。

答案:84个VHDL运算符优先级的说法正确的是（）。

答案:NOT的优先级最高VHDL语言中变量定义的位置是（）。

答案:结构体中特定位置下面哪一个是QuarutsII中的波形编辑文件的后缀名（）。

答案:Vwf在执行QuartusⅡ的（）命令，可以实现仿真。

答案:Simulator在VHDL中，用语句（）表示clock的上升沿。

答案:clock’EVENTANDclock=’1下列关于VHDL标识符的说法正确的是（）。

答案:标识符必须由英文字母开始，不连续使用下划线，且不能以下划线结束;标识符有26个英文字母和0-9十个数字以及下划线组成，字母不区分大小写;标识符不允许与VHDL的的关键字重合下列关于VHDL源程序名称的说法中，错误有（）。

答案:文件名与实体名可以不同名;文件名与实体名无关;文件名必须为16位字符在进行EDA工程开发时，在时序仿真完成后，编程或配置前，需要完成的操作有（）。

答案:设置未使用的引脚输入高电阻状态;根据硬件资源规划完成引脚锁定;确认设置的目标器件与实验开发系统目标器件一致下列有关VHDL中信号的说法不正确是（）。

答案:信号赋值采用代入符:=;信号赋值没有延时在下列端口模式中，可以实现外部向内部数据输入的是（）。

答案:INOUT;IN下列器件中可以作为EDA工程开发的目标器件的有（）。

答案:CPLD;EPM7128SLC84-15;FPGA下列标识符中，（）是不合法的标识符。

答案:AND;9moon;Signal以下语句中属于流程控制语句的有（）。

答案:IF语句;CASE语句以EDA方式设计实现的电路设计文件，最终可以编程下载到（）芯片中，完成硬件设计和验证。

答案:FPGA;CPLDEDA开发工具软件通常必须包括（）软件包。

答案:综合器;适配器EDA开发设计流程包括设计输入和（）五个步骤。

答案:硬件调试;设计仿真;设计实现;编程或配置下列操作中数据EDA开发设计流程的有（）。

答案:设计实现;设计输入;编程或配置;硬件调试在VHDL语言中，十六进制数16#E#E1对应的十进制数值是224。（）

答案:对在VHDL中,可以用语句clock’eventandclock=’0’表示检测clock上升沿。（）

答案:错关键字ENTITY定义的是实体。（）

答案:对在VHDL语句中，变量赋值是立即生效的。（）

答案:对在VHDL的端口声明语句中，用IN声明端口为输入方向。（）

答案:对在VHDL语言中，非逻辑操作符是NOT。（）

答案:对当前最流行的并成为IEEE标准的硬件描述语言包括java和verilog。（）

答案:错下面哪一条命令是QuartusII软件中引脚锁定的命令（）。

答案:assignments—＞assignmenteditorVHDL文本编辑中编译时出现如下的报错信息Error:Can’topenVHDL“WORK”其错误原因是（）。

答案:错将设计文件存入了根目录，并将其设定成工程。下列语句中，不属于并行语句的是（）。

答案:CASE语句进程中的信号赋值语句，其信号更新是（）。

答案:在进程的最后完成VHDL中,为目标变量赋值符号是（）。

答案::=如果a=1,b=0，则逻辑表达式（aANDb）OR（NOTbANDa）的值是（）。

答案:1在VHDL中，用语句（）表示clock的下降沿。

答案:clock’EVENTANDclock=’0’下列设计中，属于数字电子钟设计的功能模块有（）。

答案:数据选择器（多路开关）设计;模24计数器设计;分频器设计;模60计数器设计下列选项中是VHDL语言支持常用库的有（）。

答案:STD库;WORK库;VITAL库;IEEE库下列有关2输入与门实体名称定义正确是（）。

答案:and_21;and21VHDL语言中数据对象主要包括（）。

答案:信号;变量;常量下列数据中不属于实数的有（）。

答案:“1001”;3;‘1’VHDL程序包括（）等结构。

答案:实体;结构体;库;程序包;配置下列语句中不属于并行语句的有（）。

答案:LOOP语句;CASE语句;IF语句一般把EDA技术的发展分为CAD、CAE和EDA三个阶段。（）

答案:对关键字PROCESS定义的是进程。（）

答案:对在EDA中，ISP的中文含义是在系统编程。（）

答案:对仿真是对电路设计的一种间接检测方法。（）

答案:对描述项目具有逻辑功能的是（）。

答案:结构体QuartusII的VHDL文本文件的扩展名是（）。

答案:．vhd适配器的功能是将将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的（）文件。

答案:下载在VHDL的CASE语句中，条件句中的“=＞”不是操作符号，它只相当与（）作用。

答案:THENVHDL属于（）描述语言。

答案:硬件QuartusII工具软件是Altera公司推出的（）EDA开发工具软件。

答案:第四代以下关键字中属于端口模式定义的有（）。

答案:OUT;INOUT;IN;BUFFERVHDL程序中经常用到的库有（）。

答案:STD库;IEEE库;WORK库下列语言中，属于硬件描述语言的有（）。

答案:VerilogHDL语言;VHDL语言;AHDL语言在VHDL程序的结构体描述中，经常采用（）描述方式。

答案:行为描述;结构化描述;数据流描述在VHDL语言中，异或逻辑操作符是XOR。（）

答案:对将硬件描述语言转化为硬件电路的重要工具软件称为综合器。（）

答案:对一个项目的功能描述是定义在实体中。（）

答案:错VHDL语言中PROCESS语句属于顺序语句。（）

答案:错QuartusII中编译VHDL源程序时要求（）。

答案:文件名和实体名要相同在VHDL语言中，下列标识符中合法的标识符有（）。

答案:AND_21;OR21;AND21EDA的中文含义是电子设计自动化。（）

答案:对自顶向下设计过程中，描述器件总功能的模块一般称为（）。

答案:顶层设计在进行EDA工程编译时，需要使用如下（）功能模块。

答案:装配器;时序分析器;综合器;适配器下列VHDL文字中数据字符串型文字的有（）。

答案:“ERROR”;“1001”;“XY7R”一般把EDA技术的发展分为（）三个阶段。

答案:CAD;EDA;CAE在进行数字电子钟设计的硬件功能调试之前，需要完成（）步骤。

答案:功能模块设计与仿真;功能分析与原理框图绘制;系统顶层设计实现与仿真;编程或配置下列端口模式中可以将数据读到设计内部的有（）。

答案:IN;BUFFER;INOUT在VHDL程序中，（）是三个必须的基本部分。

答案:库;实体;结构体下列VHDL运算符中与AND运算相同优先级的运算有（）。

答案:NAND;XOR;OR下列VHDL操作符中，属于关系操作符的有（）。

答案:＜=;＞=;=;/=下列VHDL文字中，字符串型的文字有（）。

答案:“10011011”;“ERROR”;‘A’;“ABC”在进行EDA工程开发和硬件实现时，必备的条件包括（）。

答案:计算机;EDA开发软件;硬件描述语言;实验开发系统VHDL语言中，顺序语句主要包括（）等。

答案:LOOP语句;CASE语句;IF语句;NEXT语句以下数据类型中属于STD_LOGIC_1164程序包定义的有（）。

答案:STD_LOGIC_VECTOR;STD_LOGICVHDL的数据对象包括（），它们是用来存放各种类型数据的容器。

答案:信号;常量;变量在进行EDA设计硬件功能调试时，可能使用到的电子测量工具有（）。

答案:直流稳压电源;示波器;万用表在VHDL语言中属于赋值语句的有（）。

答案:信号赋值语句;选择信号赋值语句;条件信号赋值语句;变量赋值语句实现一个完整的EDA工程开发，必须具备的条件有（）。

答案:计算机;EDA实验开发系统;EDA工具软件下列VHDL数值型文字中，数值相等的选项有（）。

答案:16#A8;#10#168;#2#10101000以下数据类型中属于常用的端口数据类型的有（）。

答案:INTEGER;BIT_VECTOR;STD_LOGIC;STD_LOGIC_VECTOR顺序语句是构成（）的基础。

答案:过程PROCEDURE;函数FUNCTION;进程PROCESS下列VHDL文字中，整数型的文字有（）。

答案:45_234_287;56;156E2在VHDL语言的程序中，注释使用--符号。（）

答案:对在VHDL的端口声明语句中，用OUT声明端口为输出方向。（）

答案:对QuartusII工具红的VHDL文本文件类型是.v。（）

答案:错VHDL语言中IF语句属于顺序语句。（）

答案:对VHDL语言中LOOP语句属于顺序语句。（）

答案:对VHDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。（）

答案:对描述项目具有逻辑功能的是结构体。（）

答案:对关键字SIGNAL定义的是信号。（）

答案:对1987标准的VHDL语言对26个英文字符不区分大小写。（）

答案:对描述项目外部特性的是实体。（）

答案:对在EDA中，WORK库是用户的VHDL设计现行工作库。（）

答案:对一个完整的VHDL程序应包含三个基本部分，即库文件说明语句、实体定义语句和结构体定义语句。（）

答案:对在VHDL语句中，信号赋值是延时生效的。（）

答案:对在VHDL中，语句”FORIIN0TO7LOOP”定义循环次数为7次。（）

答案:错QuartusII的设计文件不能直接保存在硬盘根目录。（）

答案:对在VHDL语言中，与逻辑操作符是AND。（）

答案:对在VHDL中，PROCESS内部是顺序语句。（）

答案:对以EDA方式设计实现的电路设计文件，最终可以编程下载到FPGA或者CPLD芯片中，完成硬件设计和验证。（）

答案:对在EDA中，IP核的中文含义是知识产权核。（）

答案:对在VHDL程序中，一个项目的输入输出端口可以定义在任何位置。（）

答案:错VHDL文本编辑中编译时出现如下的报错信息Error:VHDLsyntaxerror:signaldeclarationmusthave‘；’，butfoundbegininstead.其错误原因是（）。

答案:信号声明缺少分号。下面数据中属于位矢量的是（）。

答案:“11011”符合1987VHDL标准的标识符是（）。

答案:A_下面数据中属于实数的是（）。

答案:4.2在执行QuartusⅡ的（）命令，可以精确分析设计电路输入与输出波形间的延时量。

答案:TimingAnalyzerLIBRARYIEEE；USE（）.STD_LOGIC_1164.ALL；

答案:IEEE在EDA中，IP的中文含义是（）。

答案:知识产权核ASIC直译为（）。

答案:专用集成电路在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是（）。

答案:进程由说明部分、结构体部分和敏感信号三部分组成；不属于顺序语句的是（）。

答案:PROCESS语句QuartusⅡ的设计文件不能直接保存在（）。

答案:根目录正确给变量X赋值的语句是（）。

答案:X:=A+b;关于1987标准的VHDL语言中，标识符描述正确的是（）。

答案:必须以英文字母开头IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为（）。

答案:软IPcyclone系列是Altera公司推出的主流产品，属于高密度,高速度的（）。

答案:FPGAQuartusII中原理图输入文件的后缀是（）。

答案:BDF变量和信号的描述正确的是（）。

答案:信号可以带出进程关键字ARCHITECTURE定义的是（）。

答案:结构体VHDL文本编辑中编译时出现如下的报错信息Error:Line1,Filee:\muxfile\mux21.tdf:TDFsyntaxerror…其错误原因是（）。

答案:错将设计文件的后缀写成.tdf而非.vhd。在进行硬件调试过程中，只能采用修改EDA工程的方式解决调试遇到的问题。（）

答案:错在进行顶层文件设计时，只能采用原理图的输入方式。（）

答案:错在进行硬件调试过程中，只能采用修改硬件调整的方式解决调试遇到的问题。（）

答案:错在VHDL程序设计过程中，绘制流程图和状态图的过程属于（）。

答案:算法设计在进行底层模块设计时，只能采用文本输入方式。（）

答案:错在EDA的硬件调试过程中，通常要用到下列（）工具、仪器。

答案:万用表;信号发生器;逻辑分析仪;示波器在VHDL语言中，&表示（）操作。

答案:并置在EDA工程开发与硬件调试过程中，通常要先进行（）。

答案:需求分析与顶层原理框图绘制用VHDL语言编写的EDA顶层设计文件，通常利用（）语句实现结构化描述。

答案:元件例化语句用VHDL语言编写的VHDL模块程序，经过编译以后，可以生成被顶层（）的元件。

答案:调用在进行EDA工程开发时，仿真文件需要与（）同名。

答案:工程顶层实体Mealy型状态机的输出信号不仅与当前状态有关，还与（）有关。

答案:输入信号“次态”相对于“现态”而言，“次态”一旦被激活，就转变为新的“现态”了。（）

答案:对状态机的输出不仅与当前输入信号有关，还与当前的状态有关。（）

答案:对寄存器逻辑用于存储（）。

答案:状态状态机的输出不仅与当前输入信号有关，还与当前的状态有关，因此状态机（）基本要素。

答案:动作;现态;次态;条件摩尔型状态机的输出信号只与（）状态有关。

答案:当前状态机一般包含（）两部分。

答案:寄存器逻辑;组合逻辑在进行EDA工程开发时，顶层设计文件需要与（）同名。

答案:工程顶层实体组合逻辑用于（）。

答案:产生输出信号;状态译码在使用CASE语句时，如果WHEN语句后面给出了条件表达式的全部定义域，可以不使用WHENOTHERS语句。（）

答案:对语句clk’EVENT表示（）。

答案:时钟信号clk的属性，即clk信号变化时，clk’EVENT为TRUE在进行门电路设计时，即可以采取操作符功能描述方式，也可以采用数据流的描述方式。（）

答案:对在进行分频器设计时，计数器的位宽取决于（）。

答案:分频系数D触发器设计属于（）逻辑电路设计。

答案:时序CASE语句必须用ENDCASE语句结束。（）

答案:对在进行1-7模7计数器设计时，计数寄存器的位宽应该定义为（）位。

答案:3分支IFELSE语句可以嵌套。（）

答案:对8位异步复位的可预置加减计数器的设计当中的8位是指采用无符号数据，8位数据的数据范围就是0~255。（）

答案:对计数器设计属于（）逻辑电路设计。

答案:时序在完成的共阳数码管译码器设计基础上，在信号输出前执行（