2022年华东理工大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)

2022年华东理工大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、局部性原理是一个持久的概念，对硬件和软件系统的设计和性能都有着极大的影响。局部性通常有两种不同的形式：时间局部性和空间局部性。程序员是否编写出高速缓存友好的代码，就取决于这两方面的问题。对于下面这个函数，说法正确的是（）。intsumvec(intv[N]){inti,sum=0;for(i=0;i<N;i++)sum+=v[i]eturnsum;}A.对于变量i和sum，循环体具有良好的空间局部性B.对于变量i、sum和v[N]，循环体具有良好的空间局部性C.对于变量i和sum，循环体具有良好的时间局部性D.对于变量i、sum和v[N]，循环体具有良好的时间局部性22、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。A.64，16B.64，32C.32，16D.16，643、在C语言程序中，下列表达式中值为True的有（）。I.123456789=（int）（float）l23456789Ⅱ.123456==（int）（float）1234561Ⅲ.123456789-（int（double）123456789A.仅I、ⅡB.仅I、ⅢC.仅Ⅱ、ⅢD.I、Ⅱ、Ⅲ、4、在浮点机中，（）是隐藏的。A.阶码B.数符C.尾数D.基数5、float类型（即IEEE754标准中的单精度浮点数格式）能表示的最大整数是（）。A.2126-2103B.2127-2104C.2127-2105D.2128-21046、下列有关总线定时的叙述中，错误的是（）。A.异步通信方式中，全互锁协议最慢B.异步通信方式中，非互锁协议的可靠性最差C.同步通信方式中，同步时钟信号可由各设备提供D.半同步通信方式中，握手信号的采样由同步时钟控制7、在计数器定时查询方式下，正确的描述是（）。A.总线设备的优先级可变B.越靠近控制器的设备，优先级越高C.各设备的优先级相等D.对硬件电路故障敏感8、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。A.外存、主存、Cache、寄存器B.外存、主存、寄存器、CacheC.外存、Cache、寄存器、主存D.主存、Cache、寄存器、外存9、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。A.目标程序B.编译程序C.解释程序D.汇编程序10、为提高存储器的存取效率，在安排磁盘上信息分布时，通常是（）.A.存满一面，再存另一面B.尽量将同一文件存放在一个扇区或相邻崩区的各磁道上C.尽量将同一文件存放在不同面的同一磁道上D.上述方法均有效11、在中断周期，CPU主要完成以下工作（）。A.关中断，保护断点，发中断响应信号并形成中断服务程序入口地址B.开中断，保护断点，发中断响应信号并形成中断服务程序入口地址C.关中断，执行中断服务程序D.开中断，执行中断服务程序12、已知一台时钟频率为2GHz的计算机的CPI为1.2。某程序P在该计算机上的指令条数为4×10-6。若在该计算机上，程序P从开始启动到执行结束所经历的时间是4s，则运行P所用CPU时间占整个CPU时间的百分比大约是（）。A.40%B.60%C.80%D.100%13、采用同步控制的目的是（）。A.提高执行速度B.简化控制时序C.满足不同操作对时间安排的需要D.满足不同设备对时间安排的需要14、设指令由取指、分析、执行3个子部件完成，每个子部件的工作周期均为At，采用常规标量流水线处理器。若连续执行l0条指令，则需要的时间为（）。A.8∆tB.10∆tC.12∆tD.14∆t15、执行操作的数据不可能来（）。A.寄存器B.指令本身C.控制存储器D.存储器二、填空题16、RISC的中文含义是______，CISC的中文含义是______17、微程序设计技术是利用________方法设计________的一门技术。18、堆栈是一种特殊的数据寻址方式，它采用________原理。按结构不同，分为________堆栈和________堆栈。19、多媒体CPU是带有_______技术的处理器，它是一种多媒体扩展结构技术，特别适合于_______处理。20、CPU能直接访问______和______但不能直接访问磁盘和光盘。21、直接内存访问（DM）方式中，DM控制器从CPU完全接管对_______的控制，数据交换不经过CPU，而直接在内存和_______之间进行。22、不同机器有不同的________，RISC指令系统是________指令系统的改进。23、软磁盘和硬磁盘的_______记录方式基本相同，但在_______和_______上存在较大差别。24、按IEEE754标准，一个浮点数由_______、_______、_______三个域组成。25、相联存储器是按_________访问的存储器，在cache中用来存放_________，在虚拟存储器中用来存放_________.三、名词解释题26、字：27、指令模拟：28、多重中断：29、按写分配：四、简答题30、什么叫寻址方式？为什么要学习寻址方式？31、简述多重中断系统中CPU响应中断的步骤。32、何谓“总线仲裁”？一般采用何种策略进行仲裁，简要说明它们的应用环境。33、DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？五、计算题34、设某机主存容量为16MB，Cache的容量为8KB，且按字节编址。每字块8个字，每字32位。设计一个4路组相联映射的Cache组织。1）画出主存地址字段中各段的位数。2）设Cache初态为空，CPU依次从主存0，1，2，…，99号单元中读出100个字（主存一次读出一个字），并重复此次序10次，问命中率是多少？3）若Cache速度是主存速度的5倍，试问有Cache和无Cache相比，速度提高多少倍？4）系统的效率是多少？35、将下列十进制数表示成浮点规格化数，阶码4位（包含一位阶符），分别用补码和移码表示；尾数9位（包含一位数符），用补码表示。1）27/64。2）-27/64。36、假定硬盘传输数据以32位的字为单位，传输速率为IMB/s。CPU的时钟频率为50MHz1）采用程序查询的输入/输出方式，假设查询操作需要100个时钟周期，求CPU为I/O查询所花费的时间比率，假定进行足够的查询以避免数据丢失。2）采用中断方法进行控制，每次传输的开销（包括中断处理）为100个时钟周期。求CPU为传输硬盘数据花费的时间比重。3）采用DMA控制器进行输入/输出操作，假定DMA的启动操作需要1000个时钟周期，DMA完成时处理中断需要500个时钟周期。如果平均传输的数据长度为4KB，问在硬盘工作时处理器将用多少时间比重进行输入/输出操作，忽略DMA申请使用总线的影响。六、综合题37、采用微程序控制器的某计算机在微程序级采用两级流水线，即取第i+1条微指令与执行第i条微指令同时进行。假设微指令的执行时间需要40ns，试问：1）若控制存储器选用读出时间为30ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。2）若控制存储器选用读出时间为50ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。38、在信号处理和科学的应用中，转置矩阵的行和列是一个很重要的问题。从局部性的角度来看，它也很有趣，因为它的引用模式既是以行为主的，也是以列为主的，例如，考虑下面的转置函数：1.Tpedefintarraya[2][2]；2.3.voidtransposel（arraydst，arraysrc）4.{5.inti，j；6.for（i=0；i<2；1++）{7.for（j=0；j<2；j++）{8.dst[j][i]=src[i][j]；9.}10.}11.}假设在一台具有如下属性的机器上运行这段代码：sizeof（int）==4。src数组从地址0开始，dst数组从地址16开始（十进制）。只有一个L1数据高速缓存，它是直接映射的、直写、写分配，块大小为8个字节。这个高速缓存总的大小为16个数据字节，一开始是空的。对src和dst数组的访问分别是读和写不命中的唯一来源。问题如下：1）对每个row和col，指明对src[row][col]和dstfrow][col]的访问是命中（h）还是不命中（m），例如，读src[0][0]会不命中，写dst[0][0]也不命中，并将结果填至下列表格中。2）对于一个大小为32数据字节的高速缓存，指明src和dst的访问命中情况，并将结果填至下列表格中。39、某机器采用一地址格式的指令系统，允许直接和间接寻址（机器按字寻址）。机器配有如下硬件：ACC、MAR、MDR、PC、X、MQ、IR以及变址寄存器R。和基址寄存器Ra，均为16位。1）若采用单字长指令，共能完成105种操作，则指令可直接寻址的范围是多少？一次间接寻址的范围又是多少？2）若采用双字长指令，操作码位数及寻址方式不变，则指令可直接寻址的范围又是多少？画出其指令格式并说明各字段的含义。3）若存储字长不变，可采用什么方法访问容量为8MB的主存？需增设哪些硬件？

参考答案一、选择题1、C2、A3、C4、D5、D6、C7、A8、A9、C10、C11、A12、B13、B14、C15、C二、填空题16、精简指令系统计算机复杂指令系统计算机17、软件操作控制器18、先进后出寄存器存储器19、MMX图像数据20、cache主存21、总线I/O设备（或输入输出设备）22、指令系统CISC23、存储原理结构性能24、符号位阶码尾数25、内容行地址表段表、页表和快表三、名词解释题26、字：数据运算和存储的单位，其位数取决于具体的计算机。27、指令模拟：在一种计算机上用软件来解释执行另一种计算机的指令。28、多重中断：多重中断即指CPU在处理中断的过程中，又出现了新的中断请求，此时若CPU暂停现行的中断处理，转去处理新的中断请求，即多重中断。29、按写分配：cache不命中时的一种更新策略，写操作时把对应的数据块从主存调入cache。四、简答题30、答：寻址方式是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。寻址方式分为指令寻址和数据寻址31、答：（1）、关中断。暂时禁止所有中断；（2）、保护现场信息，包括保存pc的值；（3）、判别中断条件根据中断优先条件，从而确定中断服务程序的地址；（4）、开中断，设置cpu优先级为当前中断优先级，允许响应外部中断。（5）、执行中断服务程序。完成中断请求的操纵；（6）关闭中断，暂时禁止所有中断；（7）恢复现场保护，包括pc的值（8）、开中断，继续执行源程序；32、答：连接到总线上的功能模块有主动和被动两种形态。主方可以启动一个总线周期，而从方只能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方。除CPU模块外，IO功能模块也可以提出总线请求。为了解决多个主设备同时竞争总线控制权，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。一般来说，采用优先级或公平策略进行仲裁。在多处理器系统中对CPU模块的总线请求采用公平原则处理，而对IO模块的总线请求采用优先级策略。33、答：DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。常用的刷新方式由三种：集中式、分散式、异步式五、计算题34、解析：1）主存地址字段如图所示。2）由于Cache初态为空，因此CPU读0号单元时不命中，必须访存，同时将该字所在的主存块调入Cache（调入内存一定是一整块调入，而一块包括8个单元），接着CPU读1~7号单元均命中。同理，CPU读8，16，…，96号单元均不命中。可见，CPU在连续读100个字中共有13次未命中，而后9次循环读100个字全部命中，命中率为100×10-13100×103）设主存存储周期为5t，Cache的存储周期为t，没有Cache的访问时间是5t×l000，有Cache存储周期为t×（1000-13）+5t×13，则有Cache和无Cache相比，速度提高的倍数为5t×10004）系统的效率为t35、解析1）27/64=0.011011=0.11011×2-1当补码和尾数都采用补码表示时：1，111：0.11011000。阶码采用移码、尾数采用补码表示时：0.11l：0.11011000。2）-27/64=1.011011=1.11011×2-1当补码和尾数都采用补码表示时：1，11l；1.00101000。阶码采用移码、尾数采用补码表示时：0.1l1：l.00101000。36、解析：本题考查计算机的性能指标和I/O方式。先计算每次传输过程的平均时间，然后根据程序查询、中断和DMA方式的特点计算外设I/O的时间占整个CPU时间的百分比。1）采用程序查询的输入/输出方式，硬盘查询的速率为1MB/4B=250k（每秒查询次数）。查询的时钟周期数为250k×100=25000k.占用的CPU时间比率为25000k/50M=50%。2）采用中断方法进行控制，每传送一个字需要的时问为（32bit/8）÷1MB/s=4μs.CPU时钟周期为1/50MHz=0.02μs.得到时间比重为100×0.02/4=50%。3）采用DMA控制器进行输入/输出操作，平均传输的数据长度为4KB.传送的时间为4KB÷1MB/s=4ms在DMA传输的过程中，CPU不需要进行操作，所以CPU为传输硬盘数据花费的时间比重为0.02×1500/（4000+0.02×1500）=0.74%.六、综合题37、解析：在执行本条微指令的同时，预取下一条微指令。因为这两个操作是在两个完全不同的部件中执行的，所以这种重叠是完全可行的。取微指令的时间与执行微指令的时间哪个长，就以它作为微周期1）若控制存储器选用读出时间为30ns的ROM，微指令执行时序图如图a所示。因为取第i+1条微指令与执行第i条微指令同时进行，所以取微指令的读出时间为30ns，而微指令的执行时间需要40ns。这种情况下微周期取最长的时间，即40ns。2）若控制存储器选用读出时间为50ns的ROM，微指令执行时序图如图b所示。这种情况下微周期需取50ns。38、解析：1）解决这个问题的关键是想象出如图所示的关系图。注意：每个高速缓存行只包含数组的一个行，高速缓存正好只够保存一个数组，而且对王所有isrc和dst的行i都映射到同一个高速缓存行（0%2=0，1%2=1，2%2=0，3%2=1）。因为高速缓存不够太，不足以容纳这两个数组，所以对一个数组的引用总是驱逐出另一