DSP与串行AD组成的高速并行数据采集系统

ＤＳP与串行A/D组成的高速并行数据采集系统［日期：20０5７７］来源:今日电子

作者：吉林高校通信工程学院卢海军王树勋［字体:HYPERＬIＮＫ"jａｖascripｔ:ＣｏnteｎｔSｉｚe（１6）"大HYPERLIＮK"javaｓcｒｉpｔ：ContentＳize(14)"中HＹPERＬINK”javascrｉｐt：CｏｎtenｔＳiｚｅ（12）”小］摘要：依据高速定点DSP芯片TＭS320ＶC54０２的多通道缓冲串口特点和串行Ａ／D转换芯片TLＶ1５72的工作特性,提出了两片串行A／D和一片DSＰ串口的通信方案。该系统充分利用了ＤSＰ的两个缓冲串口，可以使两路A/D转换数据高速并行传输。同时文中给出了系统的硬件原理图和软件设计的部分关键程序。关键词:DＳP;多通道缓冲串口;A/D转换；数据采集引言ＴMS３20VＣ５40２（以下简称C5４0２)是德州仪器公司1999年推出的定点数字信号处理器（ＤSP）.与TMS320C54x系列的其他芯片相比，C５4０２以其独有的高性能、低功耗和低价格受到了人们的广泛青睐。C5402增强外设有软件等待状态发生器、锁相环时钟发生器、６通道直接存储器访问（ＤＭＡ）掌握器、增强型８位并行主机接口(HPI）等.两个可编程的多通道缓冲串口（McBSＰ)能够全双工、快速地与其他同步串口进行数据交换，硬件连接简洁,串口的工作模式和传送数据的格式可通过编程实现。由于C540２内部没有集成A／Ｄ，因此在数据采集时需要使用A／D转换芯片，A／D芯片与C5４０2的接口设计成为一个重要的问题。A／D转换芯片一般有串行Ａ／D和并行A/D。为了充分利用C540２所供应的多通道缓冲串口资源,简化系统设计，本文系统使用了TI公司的高速串行A/D来同时完成两路数据采集，大大提高了串口工作效率。串行A/D芯片TLＶ1５72TLV１572是高速的十位串行A／D转换芯片，可以通过3或４个串行口线直接与DSP或其他数字微处理器串口相连,不需要外加规律,但是转换速度受ＳCLK供应时钟的限制。TLＶ1572与ＤSP的多通道缓冲串口相连是通过ＣS、SCLK、ＤO和FS四条线完成的，此时DSP的CLＫR产生移位脉冲,FSＲ产生帧同步信号,并分别供应应TLV157２.当TLV1５７２与其他串口微处理器相连接时FＳ必须供应高电平，通过ＣS、SCＬＫ、ＤO三条线来完成数据传输.当CS为高时，A/Ｄ芯片各管脚处于三态状态。在CS由高变低时，TLV1５72检测FＳ引脚的状态来确定工作模式,若FＳ为低则为ＤＳＰ模式，若ＦＳ为高则为其他微处理器模式。ﻫ图一ＴＬ１572在DSP模式下的转换时序图

图二TL157２在微处理器模式下的转换时序图当TLＶ15７2工作在DSP模式时，必须保证在CS变低时，FS为低电平,并且要锁存肯定时间。CS为低时，DO跳出三态状态，但是直到FＳ为高时芯片才脱离休眠状态。ＴLＶ1５７２在每个时钟ＳCＬＫ的下降沿检测FＳ的状态,一旦检测到FS为高,ＴLV15７2开头采样。在FS的下降沿，A/D芯片通过移位时钟将数据移到ＤＯ上。在６个前导０传送之后，DSP可以在时钟的下降沿得到A/Ｄ转换的数据，如图1所示。在最低位移出之后,A／Ｄ芯片自动进入休眠状态，直到FＳ下一次有效。如果FS在１6位传输完成后立即有效,则A/D开头新的数据转换，此时Ａ/D为连续转换。若ＦS在ＴLV１５72转换数据的过程中变高，则A/D芯片被复位，开头新的数据转换周期。因此可以通过设置FＳ，转变数据传输的位数。当ＴLＶ15７2工作在非ＤSP模式下时,FＳ引脚必须接高电平。在每次转换的过程中都必须供应１6个时钟信号，若微处理器无法一次接收16位数据，可以分成8位两次接收，两次接收的时间间隔不能大于１00μｓ，此时CＳ必须始终处于有效状态.在DＳP模式下转换的开头是由ＦS信号有效来决定的，而在微处理器模式下,数据转换CＳ有效后的第一个时钟信号上升沿开头的,如图2所示。在微处理器模式下,也可以通过设置CS来转变传送的位数。C5４02的多通道缓冲串口C540２供应两个高速、全双工、多通道缓冲串行口McＢＳP０、MｃBＳＰ1，用数据线D(R/Ｘ)、帧同步线FＳ（R／X)和移位时钟线CLK（R/X）实现发送数据和接收数据。ＭｃBSP通过6个引脚(DX、ＤR、ＣＬＫＸ、CＬKＲ、FSＸ和FSR）与外设接口.（1)ＣLKX（发送时钟输入或输出）芯片内部发送以为寄存器（XSＲ）通过该时钟信号将数据发送到ＤＸ引脚.该串口可以通过PCR寄存器的ＣLＫXＭ位配置成使用内部时钟或者使用外部时钟。（２）ＦＳX(发送帧同步输入或输出)FSX是发送开头的标志，串口可以通过PＣR寄存器的FXM位配置成输入或输出。（3)DX（串行数据发送)串口数据发送是通过该口进行的。(４）ＣLKR（接收时钟）CLKR用来接收外部时钟信号,该时钟信号将DR数据移入接收移位寄存器（ＲSR）。可以通过PCＲ寄存器的CLKRM位配置成使用内部时钟或者使用外部时钟。（5）ＦSR（接收帧同步输入)FSR接收帧同步脉冲信号，标志数据接收开头。可以通过PCR寄存器的ＦRM位配置成输入，也可以配置成输出。（6）DR（串行数据接收）串口数据接收是通过该口进行的。接收过程中,数据首先通过移位时钟CLKR的作用下移入RSR(接收移位寄存器)，然后,ＲＳＲ中的数据再拷贝到DＤR(数据接收寄存器）,拷贝完成时,产生RINＴ中断通知CPU来响应或REVＴA中断通知DMA响应，同时设置RRＤY中断标志位，也可以用查询方式来完成,从数据寄存器中读出数据。CLＫＸ、CLKR、FSX、ＦSR即可以由内部采样率发生器产生,也可以由外部设备驱动。MｃBＳP分别在相应时钟的上升沿和下降沿进行数据检测。每个McＢSP最多可支持1２8通道的发送和接收，串行字长可选，包括８、12、１6、2０、24和32位，还支持μ率和Ａ率数据压缩扩展。系统硬件设计在分析了Ｃ5402多通道缓冲串口和串行A/D转换器TＬＶ1572工作特点后，可以利用ＴLV1５72工作在DSＰ模式,使其与Ｃ５402进行接口，在同步时钟信号的作用下完成A／Ｄ转换的数据传输。图3为整个数据采集系统的硬件原理图，本系统依据C540２的多通道缓冲串口特性,充分利用两个缓冲串口与两片串行A/ＤTLＶ１5７2进行数据传输.为了达到与C54０２很好匹配，A／Ｄ电源和参考电压都接了3.3V.A/D的FS接DSP的FＳX和ＦSR，使数据输入的帧同步信号由DSP产生。SCLK接DＳP的CLKＸ和CＬＫR，这样数据的输入和输出时钟均来自DSＰ。Ｃ5４02与两片A／D进行数据传输时，设置串口中断工作在0０模式，即串口数据到达触发中断,这样CPU可以依据哪片A／D传输数据产生相应的串口中断RＩＮＴ0或RINT１。当两个串口的数据同时到达，即同时申请中断时,C5402的CPＵ会依据中断优先级响应RIＮT０中断，然后再响应中断RINT1.为了保证数据通信的牢靠性，避开数据冲突，在响应ＲＩNT１中断的过程中,串口0无中断恳求.Ｃ５40２芯片内配置有4K×1６bit片内屏蔽式的ROM（F０00FＦFＦ）。在4KＲOM资源里包含了Bｏotlｏadeｒ程序，它允许程序放在外部较慢的存储器或微处理器中,并调到高速的DRAM存储器中运行，大大减小了C５40２内部掩膜的需要，降低了电路设计成本.系统独立工作的内部规律由CPＬD来完成,如图4所示。Ｃ540２上电复位装载时,由于Boｏtloader程序在初始化时设置ＸF为高电平,在系统进入并行引导装载模式后，Ｃ5４０2从数据寻址为0FＦＦFｈ单元（A１5=１，选中Ｆlaｓh）中读取将要载入的程序存储区首地址，和并行转载数据流。此时，C5402可以将ＡＴ29ＬＶ1024Fｌaｓｈ地址08０００h～0FFＦFh单元中的数据读到Ｃ５４02对应于００0０ｈ~7FＦFh寻址区的片内DＡＲAM和片外SRＡMIS61LV6164中.Ｂooｔｌoaｄer程序结束后，在这个系统中，用户程序的第一条语句为RＳBＸXF，即置XＦ引脚为低电平，Fｌash始终不选通.这样,SRAM的高3２Ｋ区域（０8０00ｈ～0ＦＦFFh）被释放出来，可以作为DSP系统运行时的数据区或程序区使用。系统软件设计系统的软件设计主要包括多通道缓冲串口的初始化、串口中断服务程序和并行装载程序设计等。●程序设计应注意的问题ﻫ(1)McBSP工作在数据接收中断方式,因此全局中断和串口中断的相应位应该合理设置。同时，在设置中断向量表时，使中断向量表的位置与处理器模式状态寄存器PＭＳT中的中断向量指针ＩPTＲ相对应,使ＩPTR的9位地址指向1２８字的中断向量所在的程序页,同时,中断向量表要严格依据C5４0２规定的格式编写,否则不能正确地产生需要的中断结果。ﻫ(2）要实现ＤSP数据采集系统的脱机独立运行，需要给每台ＤSP配备独立的程序存储器,在整个系统上电或者复位时，由引导装载程序将存于片外的程序代码装载到片内DＡRAM或者系统的扩展存储器中，然后运行程序来完成对McＢSP进行设置和其他程序。ﻫ（3）为了实现两路A／Ｄ和C５４0２之间的时序匹配，避开数据冲突,需要注意Ｃ54０２采样率发生寄存器SRＧR1中CLKGDV位的设置,使C54０2工作时钟周期大于两个串口中断的响应时间。

若TＬV１5７２以４00KSPＳ转换速率来计算,每片Ａ／D应该是每2。5μｓ向DSP发送一次数据，申请中断，CPＵ响应中断来接收数据。ＤSＰ工作在１００MＨz时,时钟周期为10ｎs，因此每个缓冲串口中断服务程序中可以执行一个少于12５个时钟周期的程序而不影响串口的接收，若串口中断程序的时间不够用,还可以适当降低Ａ／Ｄ转换速率，为串口中断供应更长的中断服务时间.●串口接收的部分初始化程序

下面依据多通道缓冲串口的特性和两路串行A/Ｄ工作的要求,主要介绍一下串口接收的软件设计和串口部分关键设置。ﻫ;＝====初始化串口0＝====ﻫｓtｍ＃0,SPSA0

stm#０００0h,SPＳD0；＃000０H写入ＳＰCR10ﻫstm＃1，SPSA0ﻫstm＃000０h,SPSＤ0;#０000H写入ＳＰＣR2０ﻫsｔm#2，ＳPSA0ﻫstm#００４0h,SPSD0;＃00４0Ｈ写入RCRC10，每字16位ﻫｓtm＃3，SＰSＡ０ﻫsｔｍ#004０ｈ，SPSＤ０；#0０４０H写入RCR20,每帧一段，每段一字ﻫstm#6,ＳＰＳA0

sｔm#0００fｈ,SPSD0;#00０９H写入SＲGR１０，时钟周期ＣLKG=6。4MＨzﻫstm#7，SＰSA0ﻫｓｔｍ＃３０0fh，SPSＤ0；#３01０Ｈ写入SRGR20,帧周期为１6个CLKG

stｍ#0eh,SＰSＡ0ﻫsｔｍ#0a０４h，ＳＰSＤ０；＃0A04H写入ＰＣＲ０，FSX，ＣLＫＸ输出,FSR，ＣＬKR输入ﻫ;＝==＝=初始化串口１===＝＝ﻫ串口1的初始化程序参见串口0ﻫ；＝＝===启动接收====＝==

ｓtm＃０，SPSＡ0ﻫsｔm#000１h,SPＳＤ０；启动串口0接收ﻫｓｔm#1,SＰSA０

stm＃００c０h，ＳPSＤ０；内部产生时钟产生FSGﻫｓtｍ＃0,ＳPSA1ﻫｓtm＃0001h,SＰSD1;启动串口1接收ﻫｓtm#1,